摘要 | 第11-12页 |
ABSTRACT | 第12页 |
第一章 绪论 | 第13-17页 |
1.1 研究背景 | 第13页 |
1.2 国内外研究进展 | 第13-15页 |
1.3 论文基本架构 | 第15-17页 |
第二章 模数转换器基本原理概述 | 第17-30页 |
2.1 ADC基础理论 | 第17-19页 |
2.1.1 ADC基本工作原理 | 第17页 |
2.1.2 采样定理 | 第17-18页 |
2.1.3 量化和量化误差 | 第18-19页 |
2.2 静态性能 | 第19-21页 |
2.2.1 模拟分辨率 | 第19页 |
2.2.2 失调误差 | 第19-20页 |
2.2.3 增益误差 | 第20页 |
2.2.4 微分非线性 | 第20-21页 |
2.2.5 积分非线性 | 第21页 |
2.3 动态性能 | 第21-23页 |
2.3.1 信噪比 | 第21-22页 |
2.3.2 信噪失真比 | 第22页 |
2.3.3 有效位数 | 第22页 |
2.3.4 品质因素 | 第22-23页 |
2.4 常见ADC结构 | 第23-25页 |
2.4.1 全闪速ADC | 第23页 |
2.4.2 流水线型ADC | 第23-24页 |
2.4.3 过采样ADC | 第24-25页 |
2.5 逐次逼近型ADC | 第25-29页 |
2.5.1 单端结构 | 第25-26页 |
2.5.2 差分结构 | 第26-28页 |
2.5.3 SAR ADC功耗来源 | 第28-29页 |
2.6 小结 | 第29-30页 |
第三章 低失调动态比较器设计 | 第30-44页 |
3.1 比较器特性 | 第30-32页 |
3.1.1 静态特性 | 第30-31页 |
3.1.2 动态特性 | 第31-32页 |
3.2 比较器结构 | 第32-34页 |
3.2.1 运放型结构 | 第32-33页 |
3.2.2 Latch型结构 | 第33页 |
3.2.3 混合型结构 | 第33-34页 |
3.3 比较器失调校准技术 | 第34-37页 |
3.3.1 输入失调存储 | 第35-36页 |
3.3.2 输出失调存储 | 第36-37页 |
3.4 低失调动态比较器设计 | 第37-43页 |
3.4.1 动态比较器基本工作原理 | 第37-38页 |
3.4.2 基于数字DAC校准的低失调动态比较器设计 | 第38-41页 |
3.4.3 低失调动态比较器仿真 | 第41-43页 |
3.5 小结 | 第43-44页 |
第四章 基于错误补偿的两级电容开关时序设计 | 第44-58页 |
4.1 传统SAR ADC工作原理 | 第44-45页 |
4.2 高能效电容开关时序 | 第45-49页 |
4.2.1 节能电容开关时序 | 第45-46页 |
4.2.2 monotonic开关时序 | 第46-48页 |
4.2.3 VCM- based开关时序 | 第48-49页 |
4.3 低功耗两级电容开关时序设计 | 第49-52页 |
4.3.1 低功耗两级电容开关时序设计 | 第49-52页 |
4.4 误差补偿机制 | 第52-56页 |
4.4.1 传统二进制搜索 | 第52-53页 |
4.4.2 非二进制搜索 | 第53页 |
4.4.3 基于错误补偿机制的二进制搜索 | 第53-55页 |
4.4.4 基于错误补偿的两级SAR ADC性能仿真 | 第55-56页 |
4.5 小结 | 第56-58页 |
第五章 两级SAR ADC整体电路实现及仿真 | 第58-69页 |
5.1 单位电容的选择 | 第58-59页 |
5.2 自举开关 | 第59-61页 |
5.3 基于Switchback开关时序的SAR ADC设计 | 第61-62页 |
5.3.1 SAR ADC结构 | 第61页 |
5.3.2 性能测试 | 第61-62页 |
5.4 两级SAR ADC设计 | 第62-67页 |
5.4.1 两级SAR ADC整体结构设计 | 第62-63页 |
5.4.2 Coarse SAR ADC设计 | 第63-64页 |
5.4.3 Fine SAR ADC设计 | 第64页 |
5.4.4 比较器设计 | 第64-65页 |
5.4.5 跳跃控制逻辑 | 第65-66页 |
5.4.6 性能测试 | 第66-67页 |
5.5 小结 | 第67-69页 |
第六章 总结与展望 | 第69-71页 |
6.1 总结 | 第69-70页 |
6.2 展望 | 第70-71页 |
致谢 | 第71-72页 |
参考文献 | 第72-75页 |
作者在学期间取得的学术成果 | 第75页 |