| 摘要 | 第2-3页 |
| Abstract | 第3页 |
| 目录 | 第5-8页 |
| 第1章 引言 | 第8-13页 |
| 1.1 课题的研究背景及意义 | 第8-9页 |
| 1.2 研究动态 | 第9-10页 |
| 1.3 论文的研究内容及创新点 | 第10-11页 |
| 1.3.1 研究内容 | 第10-11页 |
| 1.3.2 研究的创新点 | 第11页 |
| 1.4 论文主要工作及章节安排 | 第11-13页 |
| 第2章 AES算法基础理论 | 第13-23页 |
| 2.1 有限域上运算 | 第13-14页 |
| 2.1.1 加减法运算 | 第13页 |
| 2.1.2 逆元运算 | 第13页 |
| 2.1.3 乘除法运算 | 第13-14页 |
| 2.2 AES算法的简述 | 第14-16页 |
| 2.2.1 整体框图 | 第14页 |
| 2.2.2 SP网络结构 | 第14-15页 |
| 2.2.3 加解密流程图 | 第15-16页 |
| 2.3 AES算法的具体描述 | 第16-20页 |
| 2.3.1 SubBytes与InvSubBytes | 第16-17页 |
| 2.3.2 ShiftRows与InvShiftRows | 第17页 |
| 2.3.3 MixColoumns与InvMixColoumns | 第17-18页 |
| 2.3.4 AddRoundkey | 第18-19页 |
| 2.3.5 密钥编排方案 | 第19-20页 |
| 2.4 AES算法的基本准则 | 第20-22页 |
| 2.4.1 AES算法的安全性 | 第21页 |
| 2.4.2 AES算法的实现性 | 第21-22页 |
| 2.5 本章小结 | 第22-23页 |
| 第3章 AES算法中S盒的改进及其MATLAB实现 | 第23-41页 |
| 3.1 AES算法中S盒和逆S盒 | 第23-28页 |
| 3.1.1 S盒的研究背景 | 第23页 |
| 3.1.2 S盒的构造原理 | 第23-24页 |
| 3.1.3 逆S盒的构造原理 | 第24-26页 |
| 3.1.4 S盒的代数式系数求解 | 第26-28页 |
| 3.2 S盒的代数性质 | 第28-34页 |
| 3.2.1 最佳的代数性质 | 第29-31页 |
| 3.2.2 可增强的代数性质 | 第31-34页 |
| 3.3 AES算法S盒的改进方案 | 第34-37页 |
| 3.3.1 新S盒的构造原理 | 第34-35页 |
| 3.3.2 新S盒与逆S盒的替换表及其代数式系数表 | 第35-36页 |
| 3.3.3 三种S盒的比较 | 第36-37页 |
| 3.4 128 位改进算法的MATLAB实现及应用 | 第37-40页 |
| 3.4.1 改进算法的MATLAB实现 | 第37-39页 |
| 3.4.2 改进算法的MATLAB应用 | 第39-40页 |
| 3.5 本章小结 | 第40-41页 |
| 第4章 AES算法的实现设计 | 第41-54页 |
| 4.1 FPGA的设计 | 第41-44页 |
| 4.1.1 FPGA的设计流程 | 第41-42页 |
| 4.1.2 FPGA的设计技巧 | 第42-44页 |
| 4.2 SOPC系统设计 | 第44-47页 |
| 4.2.1 SOPC系统的设计流程 | 第44-45页 |
| 4.2.2 SOPC系统的平台 | 第45-47页 |
| 4.3 AES算法IP核的总体设计 | 第47-53页 |
| 4.3.1 设计目标、设计思想及外部接口设定 | 第47-48页 |
| 4.3.2 总体框图和文件结构图 | 第48-50页 |
| 4.3.3 接口模块 | 第50页 |
| 4.3.4 密钥扩展模块 | 第50-51页 |
| 4.3.5 加解密运算模块 | 第51-53页 |
| 4.4 本章小结 | 第53-54页 |
| 第5章 AES算法的仿真综合和测试 | 第54-70页 |
| 5.1 AES算法IP核各个模块的仿真 | 第54-59页 |
| 5.1.1 数据输入接口模块的功能仿真 | 第54-55页 |
| 5.1.2 初始密钥输入接口模块的功能仿真 | 第55-56页 |
| 5.1.3 数据输出接口模块的功能仿真 | 第56-57页 |
| 5.1.4 密钥扩展模块的功能仿真 | 第57-59页 |
| 5.2 AES算法IP核的仿真和综合情况 | 第59-64页 |
| 5.2.1 AES_128 算法的仿真情况 | 第59-60页 |
| 5.2.2 AES算法IP核加解密的仿真情况 | 第60-61页 |
| 5.2.3 AES算法IP核同时加解密的仿真情况 | 第61-62页 |
| 5.2.4 AES算法IP核的综合情况 | 第62-64页 |
| 5.3 AES_128 算法的系统分析 | 第64-65页 |
| 5.3.1 设计要求 | 第64页 |
| 5.3.2 系统结构 | 第64-65页 |
| 5.4 AES_128 算法系统的总体设计与测试 | 第65-69页 |
| 5.4.1 硬件总体设计 | 第65-67页 |
| 5.4.2 软件总体设计 | 第67页 |
| 5.4.3 测试结果 | 第67-69页 |
| 5.5 本章小结 | 第69-70页 |
| 第6章 总结与展望 | 第70-72页 |
| 6.1 研究工作的总结 | 第70页 |
| 6.2 不足与展望 | 第70-72页 |
| 参考文献 | 第72-74页 |
| 致谢 | 第74-75页 |
| 附录A S盒和逆S盒的相关表格 | 第75-81页 |
| 附录B AES算法的相关综合和测试图 | 第81-84页 |
| 个人简历、在学期间发表的学术论文与研究成果 | 第84页 |
