| 摘要 | 第5-7页 |
| ABSTRACT | 第7-8页 |
| 第1章 绪论 | 第11-21页 |
| 1.1 研究的意义与目的 | 第11-12页 |
| 1.2 国内外研究动态 | 第12-19页 |
| 1.2.1 RESURF原理和场板技术简介 | 第12-13页 |
| 1.2.2 超结技术的发展历程 | 第13-14页 |
| 1.2.3 线性漂移区技术 | 第14-17页 |
| 1.2.4 高K材料在功率器件中的应用 | 第17-19页 |
| 1.3 本文主要研究内容 | 第19-21页 |
| 第2章 VLW SOI LDMOS器件特性模拟研究 | 第21-32页 |
| 2.1 VLW SOI LDMOS器件结构及工作原理 | 第21-22页 |
| 2.2 器件基本特性的仿真和分析 | 第22-26页 |
| 2.2.1 器件击穿特性 | 第22-23页 |
| 2.2.2 漂移区电势分布 | 第23-24页 |
| 2.2.3 漂移区表面电场分布 | 第24-25页 |
| 2.2.4 输出特性与导通电阻 | 第25-26页 |
| 2.3 器件其它特性的仿真和分析 | 第26-29页 |
| 2.3.1 栅电荷特性 | 第26-27页 |
| 2.3.2 电荷非平衡和工艺容差 | 第27-29页 |
| 2.4 VLW SOI LDMOS器件工艺步骤 | 第29-31页 |
| 2.5 本章小结 | 第31-32页 |
| 第3章 VLW SOI LDMOS器件数学模型建立 | 第32-45页 |
| 3.1 引言 | 第32-33页 |
| 3.2 VLW结构漂移区势场分布模型 | 第33-40页 |
| 3.2.1 全耗尽等效漂移区 | 第33-35页 |
| 3.2.2 部分耗尽等效漂移区 | 第35-38页 |
| 3.2.3 z方向势场分布 | 第38-40页 |
| 3.3 VLW SOI LDMOS器件的耐压模型 | 第40-42页 |
| 3.3.1 器件全耗尽电压 | 第40页 |
| 3.3.2 器件击穿电压的确定 | 第40-42页 |
| 3.3.3 器件漂移区掺杂浓度判据 | 第42页 |
| 3.4 VLW SOI LDMOS器件导通电阻模型 | 第42-44页 |
| 3.4.1 器件沟道部分的电阻 | 第43页 |
| 3.4.2 器件漂移区部分的电阻 | 第43-44页 |
| 3.5 本章小结 | 第44-45页 |
| 第4章 VLW SOI LDMOS器件模型验证及性能优化 | 第45-57页 |
| 4.1 漂移区势场分布仿真及验证 | 第45-48页 |
| 4.1.1 漂移区电势分布 | 第45-46页 |
| 4.1.2 漂移区电场分布 | 第46-48页 |
| 4.2 器件结构参数对器件特性影响的研究与模型验证 | 第48-54页 |
| 4.2.1 漂移区长度对器件性能的影响 | 第49-50页 |
| 4.2.2 介质层材料对器件性能的影响 | 第50-51页 |
| 4.2.3 SOI层厚度对器件性能的影响 | 第51-52页 |
| 4.2.4 漂移区宽度对器件性能的影响 | 第52-54页 |
| 4.3 最优器件结构设计 | 第54-56页 |
| 4.4 本章小结 | 第56-57页 |
| 结论 | 第57-59页 |
| 参考文献 | 第59-65页 |
| 攻读硕士学位期间发表的论文和取得的科研成果 | 第65-66页 |
| 致谢 | 第66页 |
