摘要 | 第5-6页 |
Abstract | 第6页 |
第一章 绪论 | 第9-23页 |
1.1 研究背景 | 第9-10页 |
1.2 国内外研究现状 | 第10-17页 |
1.2.1 S盒置换单元概述 | 第10-12页 |
1.2.2 国内外研究现状 | 第12-17页 |
1.3 论文研究内容 | 第17-19页 |
1.4 论文研究目标 | 第19-20页 |
1.5 论文组织结构 | 第20-23页 |
第二章 分组密码算法与可重构架构 | 第23-37页 |
2.1 密码算法的分类 | 第23页 |
2.2 分组密码算法分类 | 第23-33页 |
2.2.1 S-P结构的分组密码算法 | 第24-29页 |
2.2.2 Feistel结构的分组密码算法 | 第29-33页 |
2.3 可重构处理器架构原型 | 第33-35页 |
2.3.1 配置控制器 | 第34页 |
2.3.2 计算模块 | 第34-35页 |
2.3.3 数据模块 | 第35页 |
2.4 本章小结 | 第35-37页 |
第三章 分组密码算法S盒特征分析 | 第37-49页 |
3.1 分组密码算法S盒特征参数 | 第37-40页 |
3.2 置换模式特征分析 | 第40-44页 |
3.2.1 输入位宽特征分析 | 第40-41页 |
3.2.2 输出位宽特征分析 | 第41页 |
3.2.3 置换模式特征分析 | 第41-44页 |
3.3 访问并发度特征分析 | 第44-45页 |
3.3.1 单轮函数内访问并发度特征分析 | 第44页 |
3.3.2 全轮函数展开访问并发度特征分析 | 第44-45页 |
3.4 操作变化特征分析 | 第45-47页 |
3.4.1 单轮函数内操作变化特征分析 | 第45-46页 |
3.4.2 多轮函数间操作变化特征分析 | 第46-47页 |
3.5 本章小结 | 第47-49页 |
第四章 高访问并发度的S盒置换单元电路设计 | 第49-63页 |
4.1 SRAM存储器面积建模 | 第49-54页 |
4.1.1 多端口SRAM面积模型 | 第49-51页 |
4.1.2 多端口SRAM中bitcell面积模型 | 第51-54页 |
4.2 不同金属层走线下bitcell面积大小分析 | 第54-55页 |
4.3 高访问并发度的多端口存储器电路结构设计 | 第55-59页 |
4.3.1 查找表电路结构设计需求分析 | 第55页 |
4.3.2 查找表单元面积评估 | 第55-56页 |
4.3.3 查找表单元电路设计 | 第56-59页 |
4.4 高访问并发度的多端口存储器的实现 | 第59-62页 |
4.4.1 阵列模块实现 | 第59-60页 |
4.4.2 译码模块实现 | 第60-61页 |
4.4.3 多端口SRAM存储器实现 | 第61-62页 |
4.5 本章小结 | 第62-63页 |
第五章 高面积效率的S盒置换单元结构设计 | 第63-73页 |
5.1 面向密码算法单轮函数的S盒置换单元级联结构设计 | 第63-68页 |
5.1.1 可重构查找表模块的级联结构设计 | 第63-65页 |
5.1.2 可重构查找表模块的置换模式设计 | 第65-68页 |
5.2 面向分组密码算法多轮函数的S盒置换单元共享结构设计 | 第68-71页 |
5.2.1 查找表模块共享模式分析 | 第68-70页 |
5.2.2 多轮函数的查找表模块共享结构设计 | 第70-71页 |
5.3 本章小结 | 第71-73页 |
第六章 S盒置换单元并发访问结构实现与验证 | 第73-83页 |
6.1 并发访问的S盒置换单元查找表模块实现与验证 | 第73-79页 |
6.1.1 查找表模块的实现 | 第73-74页 |
6.1.2 综合结果 | 第74-75页 |
6.1.3 查找表模块的面积效率对比 | 第75-79页 |
6.2 并发访问查找表结构在可重构架构中的应用 | 第79-81页 |
6.2.1 已有可重构查找表结构的分析 | 第79-80页 |
6.2.2 查找表结构在可重构架构上的实现 | 第80页 |
6.2.3 可重构架构中查找表单元的面积分析 | 第80-81页 |
6.3 本章小结 | 第81-83页 |
第七章 总结与展望 | 第83-85页 |
7.1 总结 | 第83页 |
7.2 展望 | 第83-85页 |
致谢 | 第85-87页 |
参考文献 | 第87-90页 |