基于CMOS工艺的低噪声锁相环的研究与设计
| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 第1章 绪论 | 第14-20页 |
| 1.1 论文研究背景 | 第14-15页 |
| 1.2 锁相环的发展及研究现状 | 第15-16页 |
| 1.3 锁相环的基本结构概述 | 第16-17页 |
| 1.4 论文主要内容及结构安排 | 第17-20页 |
| 第2章 锁相环基本原理 | 第20-48页 |
| 2.1 锁相环基础 | 第20-21页 |
| 2.2 锁相环电路组成模块 | 第21-40页 |
| 2.2.1 鉴频鉴相器 | 第21-23页 |
| 2.2.2 电荷泵 | 第23-29页 |
| 2.2.3 环路滤波器 | 第29-31页 |
| 2.2.4 压控振荡器 | 第31-39页 |
| 2.2.5 分频器 | 第39-40页 |
| 2.3 锁相环环路分析 | 第40-46页 |
| 2.3.1 稳定性分析 | 第41-45页 |
| 2.3.2 环路噪声分析 | 第45-46页 |
| 2.4 本章小结 | 第46-48页 |
| 第3章 应用于超高频RFID阅读器的锁相环设计 | 第48-68页 |
| 3.1 RFID简介 | 第48-50页 |
| 3.2 RFID锁相环 | 第50-65页 |
| 3.2.1 RFID锁相环架构选取 | 第50-51页 |
| 3.2.2 鉴频鉴相器 | 第51-52页 |
| 3.2.3 电荷泵 | 第52-55页 |
| 3.2.4 压控振荡器 | 第55-58页 |
| 3.2.5 分频器 | 第58-65页 |
| 3.3 环路仿真 | 第65-67页 |
| 3.4 本章小结 | 第67-68页 |
| 第4章 低噪声快速锁定亚采样锁相环的设计 | 第68-88页 |
| 4.1 亚采样锁相环基本原理 | 第68-69页 |
| 4.2 亚采样鉴相器/亚采样电荷泵 | 第69-73页 |
| 4.2.1 基本结构 | 第69-71页 |
| 4.2.2 噪声分析 | 第71-72页 |
| 4.2.3 杂散分析 | 第72-73页 |
| 4.3 亚采样锁相环噪声分析 | 第73-75页 |
| 4.4 电路设计实现 | 第75-87页 |
| 4.4.1 亚采样锁相环的架构设计 | 第75-76页 |
| 4.4.2 SSPD/SSCP的设计 | 第76-79页 |
| 4.4.3 VCO的设计 | 第79-80页 |
| 4.4.4 锁频环的设计 | 第80-83页 |
| 4.4.5 环路仿真 | 第83-87页 |
| 4.5 本章小结 | 第87-88页 |
| 第5章 总结与展望 | 第88-90页 |
| 5.1 论文总结 | 第88页 |
| 5.2 展望 | 第88-90页 |
| 参考文献 | 第90-96页 |
| 致谢 | 第96-98页 |
| 攻读硕士学位期间主要成果 | 第98页 |
