亚微米数字集成电路约束及收敛方法研究
| 中文摘要 | 第1-9页 |
| ABSTRACT | 第9-10页 |
| 符号说明 | 第10-11页 |
| 第一章 绪论 | 第11-15页 |
| ·研究背景 | 第11页 |
| ·集成电路的设计流程 | 第11-13页 |
| ·论文的组织结构 | 第13-15页 |
| 第二章 税控加油机油量控制芯片约束分析 | 第15-27页 |
| ·税控加油机油量控制芯片概况 | 第15-18页 |
| ·GVC功能描述 | 第15-16页 |
| ·GVC系统架构 | 第16-18页 |
| ·GVC芯片的约束类别 | 第18-19页 |
| ·GVC功能模式的时序约束分析 | 第19-27页 |
| ·时钟建模 | 第19-20页 |
| ·I/O端口的时序约束 | 第20-23页 |
| ·I/O端口的驱动和负载特性 | 第23-24页 |
| ·时序例外约束 | 第24-27页 |
| 第三章 逻辑综合策略与实现 | 第27-35页 |
| ·逻辑综合 | 第27页 |
| ·逻辑综合策略 | 第27-28页 |
| ·GVC自顶向下综合流程 | 第28-32页 |
| ·GVC综合结果分析 | 第32-35页 |
| 第四章 版图设计 | 第35-57页 |
| ·数据准备 | 第35-38页 |
| ·布图规划(Floorplan) | 第38-44页 |
| ·GVC面积和IO PAD的选择 | 第39-41页 |
| ·GVC PAD和宏模块的布局 | 第41-42页 |
| ·GVC电源网络设计 | 第42-44页 |
| ·布局(Placement) | 第44-47页 |
| ·GVC布局流程 | 第44-46页 |
| ·GVC布局结果 | 第46-47页 |
| ·时钟树综合(CTS) | 第47-51页 |
| ·GVC时钟网络性能参数约束 | 第48-49页 |
| ·GVC时钟树综合流程 | 第49-50页 |
| ·GVC时钟树综合结果 | 第50-51页 |
| ·布线(Routing) | 第51-54页 |
| ·GVC布线流程 | 第51-53页 |
| ·GVC布线和可制造性设计结果 | 第53-54页 |
| ·物理验证 | 第54-57页 |
| ·设计规则检查(DRC) | 第55-56页 |
| ·版图与原理图的一致性检查(LVS) | 第56-57页 |
| 第五章 功耗分析和电源完整性分析 | 第57-65页 |
| ·功耗分析 | 第57-61页 |
| ·IC系统中的功耗 | 第57-58页 |
| ·GVC门级功耗分析流程 | 第58-60页 |
| ·GVC功耗数据分析 | 第60-61页 |
| ·电源完整性分析 | 第61-65页 |
| ·电压降和电迁移 | 第61-62页 |
| ·GVC电压降和电迁移分析流程 | 第62-63页 |
| ·GVC电源网络数据分析 | 第63-65页 |
| 第六章 静态时序分析和形式验证 | 第65-73页 |
| ·静态时序分析 | 第65-69页 |
| ·静态时序分析的原理 | 第65-68页 |
| ·GVC静态时序分析流程 | 第68-69页 |
| ·GVC静态时序分析结果 | 第69页 |
| ·形式验证 | 第69-73页 |
| ·等价性验证原理 | 第70-71页 |
| ·GVC等价性验证流程 | 第71页 |
| ·GVC等价性验证结果 | 第71-73页 |
| 总结 | 第73-74页 |
| 参考文献 | 第74-77页 |
| 致谢 | 第77-78页 |
| 攻读学位期间发表的学术论文目录 | 第78-79页 |
| 学位论文评阅及答辩情况表 | 第79页 |
