语音识别系统的设计、FPGA验证及其物理实现
| 摘要 | 第1-4页 |
| Abstract | 第4-8页 |
| 1 绪论 | 第8-10页 |
| ·研究背景 | 第8页 |
| ·国内外发展现状 | 第8-9页 |
| ·论文架构 | 第9-10页 |
| 2 语音识别系统的硬件设计 | 第10-21页 |
| ·语音识别系统的总体硬件设计 | 第10-12页 |
| ·原始语音数据输入判断模块的设计 | 第12页 |
| ·VAD模块的设计 | 第12-14页 |
| ·VAD计算模块的设计 | 第13页 |
| ·VAD判断模块的设计 | 第13-14页 |
| ·RAM移位模块的设计 | 第14页 |
| ·特征提取模块的设计 | 第14-16页 |
| ·动态匹配初始化模块 | 第16页 |
| ·动态匹配模块 | 第16-18页 |
| ·REF语音循环控制模块的设计 | 第18页 |
| ·TEST帧循环控制模块的设计 | 第18页 |
| ·帧距离计算及DIST值更新模块的设计 | 第18页 |
| ·语音系统存储部分设计 | 第18-19页 |
| ·原始语音数据存储 | 第19页 |
| ·REF语音特征值存储模块 | 第19页 |
| ·TEST语音特征值存储模块 | 第19页 |
| ·语音系统协调控制模块设计 | 第19页 |
| ·原始语音存储协调模块的设计 | 第19页 |
| ·系统工作协调模块的设计 | 第19页 |
| ·语音识别系统硬件仿真结果 | 第19-20页 |
| ·本章小结 | 第20-21页 |
| 3 语音识别系统的低功耗优化及FPGA验证 | 第21-31页 |
| ·语音识别系统的低功耗优化 | 第21-25页 |
| ·语音识别系统低功耗优化原理 | 第21页 |
| ·语音识别系统低功耗优化实现 | 第21-25页 |
| ·语音识别系统FPGA综合及验证框图 | 第25-28页 |
| ·语音识别系统FPGA验证平台 | 第28-29页 |
| ·语音识别系统FPGA验证结果 | 第29-30页 |
| ·本章小结 | 第30-31页 |
| 4 语音识别系统的综合及物理实现 | 第31-47页 |
| ·语音识别系统的综合 | 第31-33页 |
| ·语音识别系统综合环境建立及约束 | 第31-33页 |
| ·语音识别系统综合结果 | 第33页 |
| ·物理实现设计环境建立 | 第33-34页 |
| ·布局规划 | 第34-39页 |
| ·标准单元摆放 | 第39-40页 |
| ·时钟树综合 | 第40-42页 |
| ·布线 | 第42-44页 |
| ·可制造性设计 | 第44-46页 |
| ·本章小结 | 第46-47页 |
| 5 语音识别系统的后端验证 | 第47-60页 |
| ·形式验证 | 第47-49页 |
| ·寄生参数提取 | 第49-50页 |
| ·静态时序分析 | 第50-56页 |
| ·布局布线后动态仿真 | 第56-57页 |
| ·版图合并 | 第57页 |
| ·设计规则检查 | 第57-58页 |
| ·版图和原理图一致性验证 | 第58-59页 |
| ·本章小结 | 第59-60页 |
| 6 总结 | 第60-61页 |
| 致谢 | 第61-62页 |
| 参考文献 | 第62-63页 |
