带SRAM的I~2C总线实时时钟芯片的设计
| 摘要 | 第1-5页 |
| ABSTRACT | 第5-8页 |
| 1 绪论 | 第8-11页 |
| ·课题背景 | 第8-9页 |
| ·完成的主要工作 | 第9-10页 |
| ·本文的结构安排 | 第10-11页 |
| 2 芯片的总体设计 | 第11-16页 |
| ·本芯片的总体功能设计 | 第11-13页 |
| ·本芯片的模块划分 | 第13-14页 |
| ·本芯片的应用要求 | 第14-16页 |
| 3 I~2C 总线接口电路的设计 | 第16-32页 |
| ·I~2C 总线协议介绍 | 第16-20页 |
| ·I~2C 总线接口电路的设计 | 第20-28页 |
| ·启动停止逻辑模块 | 第22-24页 |
| ·数据传输模块 | 第24-25页 |
| ·字地址寄存器模块 | 第25-27页 |
| ·控制逻辑模块 | 第27-28页 |
| ·I~2C 总线接口电路的仿真分析 | 第28-32页 |
| 4 分频电路和SRAM 电路的设计 | 第32-43页 |
| ·分频电路的设计 | 第32-34页 |
| ·SRAM 电路的设计 | 第34-43页 |
| 5 功能寄存器模块和控制逻辑模块的设计 | 第43-58页 |
| ·功能寄存器模块的设计 | 第43-50页 |
| ·控制逻辑模块的设计 | 第50-58页 |
| ·时基选择控制电路的设计 | 第51-52页 |
| ·数据读写控制信号产生电路的设计 | 第52-53页 |
| ·保持计数结果控制电路的设计 | 第53-54页 |
| ·定时器计数单位选择电路的设计 | 第54-55页 |
| ·报警和溢出中断控制电路的设计 | 第55-58页 |
| 6 芯片的系统仿真与分析 | 第58-68页 |
| ·系统仿真的方法与思想 | 第58-59页 |
| ·系统仿真的代码设计 | 第59-61页 |
| ·系统仿真的代表波形 | 第61-68页 |
| 7 芯片的版图设计 | 第68-70页 |
| 8 结论 | 第70-71页 |
| 致谢 | 第71-72页 |
| 参考文献 | 第72-76页 |
| 附录：作者在攻读硕士学位期间发表的论文 | 第76页 |
