基于X微处理器结构的对称双处理系统设计
| 摘要 | 第1-12页 |
| ABSTRACT | 第12-13页 |
| 第一章 绪论 | 第13-17页 |
| ·课题的研究背景 | 第13页 |
| ·对称双处理技术概述 | 第13-15页 |
| ·对称双处理与MIMD | 第14页 |
| ·对称多处理(SMP)组织形式 | 第14-15页 |
| ·课题研究的主要内容 | 第15-16页 |
| ·论文的结构 | 第16-17页 |
| 第二章 对称双处理系统的设计分析 | 第17-23页 |
| ·对称双处理结构设计要点 | 第17-22页 |
| ·一致的共享存储器 | 第17-19页 |
| ·存储一致性 | 第19-20页 |
| ·一致性存储器接口 | 第20-22页 |
| ·小结 | 第22-23页 |
| 第三章 对称双处理结构设计 | 第23-32页 |
| ·总体结构分析 | 第23-31页 |
| ·设计考虑 | 第24-25页 |
| ·总线仲裁机制设计 | 第25-26页 |
| ·Cache一致性机制设计 | 第26-30页 |
| ·中断系统 | 第30-31页 |
| ·小结 | 第31-32页 |
| 第四章 微处理器结构设计 | 第32-70页 |
| ·总体结构分析 | 第32-33页 |
| ·主要部件 | 第32-33页 |
| ·总线接口部件(BIU)设计 | 第33-42页 |
| ·BIU设计考虑 | 第34-36页 |
| ·总线协议 | 第36-37页 |
| ·总线仲裁机制 | 第37-39页 |
| ·双处理模式下的总线仲裁 | 第39-42页 |
| ·存储一致性保证 | 第42页 |
| ·Cache一致性机制设计 | 第42-60页 |
| ·基于WT和WB式Cache的MESI协议 | 第43-45页 |
| ·数据Cache的MESI协议 | 第45-46页 |
| ·指令Cache的MESI协议 | 第46-47页 |
| ·Cache一致性策略的实现 | 第47-50页 |
| ·数据Cache的一致性实现 | 第50-52页 |
| ·数据Cache的MESI存储位 | 第52-53页 |
| ·总线接口部件(BIU)的数据一致性 | 第53-54页 |
| ·数据状态转换 | 第54-55页 |
| ·双处理模式下的Cache一致性机制 | 第55-59页 |
| ·保持一致的共享存储器 | 第59-60页 |
| ·Local APIC | 第60-65页 |
| ·Local APIC结构 | 第60-61页 |
| ·处理器间中断(IPI)的形成机制 | 第61-64页 |
| ·IPI工作机制 | 第64-65页 |
| ·双处理控制机制设计 | 第65-68页 |
| ·CPU_TYPE#管脚定义 | 第65页 |
| ·Boot-up握手协议设计 | 第65-66页 |
| ·FLUSH#周期 | 第66-68页 |
| ·一致性接口 | 第68-69页 |
| ·X微处理器的总体结构 | 第68-69页 |
| ·小结 | 第69-70页 |
| 第五章 建立验证环境和模拟验证 | 第70-86页 |
| ·验证层次结构 | 第70-71页 |
| ·模拟验证 | 第71-85页 |
| ·验证策略 | 第71-72页 |
| ·建立验证模型 | 第72-73页 |
| ·双处理系统的验证方案 | 第73-74页 |
| ·各种功能模式的验证 | 第74-85页 |
| ·小结 | 第85-86页 |
| 第六章 结束语 | 第86-89页 |
| ·全文工作总结 | 第86页 |
| ·未来工作展望 | 第86-89页 |
| ·单芯片多处理器(CMP) | 第86-87页 |
| ·同时多线程(SMT)微处理器 | 第87-89页 |
| 致谢 | 第89-91页 |
| 作者在学期间取得的学术成果 | 第91-92页 |
| 附录A 双处理模式下引脚的功能变化 | 第92-95页 |
| 附录B 双处理相关指令 | 第95-98页 |
| 参考文献 | 第98-100页 |
