基于FPGA的MVB总线管理器设计与研究
| 摘要 | 第1-7页 |
| Abstract | 第7-11页 |
| 第1章 绪论 | 第11-15页 |
| ·研究背景与意义 | 第11-13页 |
| ·国内外研究现状 | 第13-14页 |
| ·论文的研究内容与组织结构 | 第14-15页 |
| 第2章 SOPC技术概述 | 第15-21页 |
| ·SOPC技术简介 | 第15-19页 |
| ·Nios Ⅱ软核处理器 | 第16-17页 |
| ·Avalon交换架构 | 第17-18页 |
| ·HAL系统库 | 第18-19页 |
| ·SOPC设计流程 | 第19-20页 |
| ·硬件描述语言 | 第20页 |
| ·本章小结 | 第20-21页 |
| 第3章 MVB通信协议 | 第21-34页 |
| ·列车通信网络概述 | 第21页 |
| ·MVB物理层 | 第21-22页 |
| ·MVB设备 | 第22-23页 |
| ·MVB数据链路层 | 第23-33页 |
| ·MVB数据类型 | 第23-24页 |
| ·MVB帧 | 第24-27页 |
| ·MVB报文 | 第27-29页 |
| ·MVB端口 | 第29-30页 |
| ·介质访问方式 | 第30-33页 |
| ·本章小结 | 第33-34页 |
| 第4章 系统硬件设计 | 第34-52页 |
| ·功能分析 | 第34页 |
| ·设计方案 | 第34-36页 |
| ·编码模块设计 | 第36-41页 |
| ·整体结构 | 第36-37页 |
| ·曼彻斯特编码单元 | 第37-38页 |
| ·分界符生成单元 | 第38-39页 |
| ·校验序列生成单元 | 第39页 |
| ·发送控制单元 | 第39-41页 |
| ·解码模块设计 | 第41-44页 |
| ·整体结构 | 第41-42页 |
| ·起始位检测单元 | 第42页 |
| ·分界符检测单元 | 第42页 |
| ·曼彻斯特解码单元 | 第42-43页 |
| ·接收控制单元 | 第43-44页 |
| ·SOPC系统设计 | 第44-50页 |
| ·编码接口模块设计 | 第44-47页 |
| ·解码接口模块设计 | 第47-49页 |
| ·Nios Ⅱ系统模块设计 | 第49-50页 |
| ·本章小结 | 第50-52页 |
| 第5章 系统软件设计 | 第52-65页 |
| ·软件设计分析 | 第52-61页 |
| ·报文传输 | 第52-55页 |
| ·介质分配 | 第55-56页 |
| ·主权转移 | 第56-58页 |
| ·事件仲裁方案 | 第58-61页 |
| ·软件实现 | 第61-64页 |
| ·本章小结 | 第64-65页 |
| 第6章 系统仿真及测试 | 第65-68页 |
| ·系统仿真 | 第65-66页 |
| ·报文传输测试 | 第66页 |
| ·本章小结 | 第66-68页 |
| 结论与展望 | 第68-69页 |
| 致谢 | 第69-70页 |
| 参考文献 | 第70-74页 |
| 附录1 | 第74-75页 |
| 附录2 | 第75-76页 |
| 附录3 | 第76-77页 |
| 攻读学位期间发表的论文 | 第77页 |
