多天线SC-FDE系统中同步算法研究与实现
| 摘要 | 第5-6页 |
| abstract | 第6-7页 |
| 第一章 绪论 | 第10-16页 |
| 1.1 课题研究背景及意义 | 第10-11页 |
| 1.2 相关技术国内外研究现状 | 第11-13页 |
| 1.2.1 多天线系统研究现状 | 第11-12页 |
| 1.2.2 SC-FDE系统及同步研究现状 | 第12-13页 |
| 1.3 主要研究内容 | 第13-14页 |
| 1.4 论文结构安排 | 第14-16页 |
| 第二章 多天线SC-FDE系统原理和同步算法 | 第16-28页 |
| 2.1 MIMO技术 | 第16-18页 |
| 2.2 SC-FDE系统 | 第18-21页 |
| 2.3 同步算法 | 第21-26页 |
| 2.3.1 位/帧同步相关算法 | 第21-23页 |
| 2.3.2 同步跟踪 | 第23-26页 |
| 2.4 本章小结 | 第26-28页 |
| 第三章 同步方案设计与仿真 | 第28-56页 |
| 3.1 多天线SC-FDE系统帧结构 | 第28-29页 |
| 3.2 位/帧同步方案设计与仿真 | 第29-45页 |
| 3.2.1 伪随机序列 | 第31-36页 |
| 3.2.2 匹配滤波器 | 第36-38页 |
| 3.2.3 合并、判决与验证 | 第38-41页 |
| 3.2.4 仿真结果及改进 | 第41-45页 |
| 3.3 跟踪方案设计与仿真 | 第45-53页 |
| 3.3.1 早-迟门采样定时偏差估计 | 第46-48页 |
| 3.3.2 采样定时恢复 | 第48-53页 |
| 3.4 主径跟踪方案 | 第53-54页 |
| 3.5 本章小结 | 第54-56页 |
| 第四章 同步模块的FPGA实现与验证 | 第56-72页 |
| 4.1 硬件系统平台 | 第56-58页 |
| 4.2 位/帧同步方案的实现 | 第58-64页 |
| 4.2.1 累加模块 | 第60页 |
| 4.2.2 相关器模块 | 第60-63页 |
| 4.2.3 I/Q路合并模块 | 第63-64页 |
| 4.3 跟踪方案的实现 | 第64-66页 |
| 4.3.1 采样定时偏差估计模块 | 第64-65页 |
| 4.3.2 采样定时恢复模块 | 第65-66页 |
| 4.4 主径跟踪方案的实现 | 第66-67页 |
| 4.5 结果分析 | 第67-72页 |
| 4.5.1 ModelSim仿真验证 | 第67-70页 |
| 4.5.2 实际测试 | 第70-72页 |
| 第五章 总结与展望 | 第72-74页 |
| 5.1 全文总结 | 第72-73页 |
| 5.2 后续工作展望 | 第73-74页 |
| 参考文献 | 第74-78页 |
| 致谢 | 第78页 |
