| 摘要 | 第4-6页 |
| ABSTRACT | 第6-7页 |
| 第一章 绪论 | 第10-22页 |
| 1.1 课题背景及意义 | 第10-13页 |
| 1.2 国内外研究现状 | 第13-14页 |
| 1.3 论文主要工作和创新点 | 第14-19页 |
| 1.3.1 主要工作 | 第15-17页 |
| 1.3.2 创新点 | 第17-19页 |
| 1.4 论文组织结构 | 第19-22页 |
| 第二章 存储子系统性能解析模型研究综述 | 第22-44页 |
| 2.1 Cache访问缺失行为解析建模相关研究 | 第22-34页 |
| 2.1.1 Random Cache重用距离概率模型 | 第24-27页 |
| 2.1.2 LRU/PLRU Cache与堆栈距离理论 | 第27-30页 |
| 2.1.3 多核共享Cache竞争与一致性访问缺失模型 | 第30-34页 |
| 2.2 Cache访问缺失延迟惩罚解析建模相关研究 | 第34-39页 |
| 2.2.1 MLP解析建模相关研究 | 第35-37页 |
| 2.2.2 DDR平均访问延迟解析模型研究 | 第37-39页 |
| 2.3 本章小结 | 第39-44页 |
| 2.3.1 文献综述总结 | 第39-40页 |
| 2.3.2 模块化建模与存储子系统性能预测 | 第40-44页 |
| 第三章 多层级CACHE访问缺失行为解析建模 | 第44-94页 |
| 3.1 数据Cache访问缺失行为经验模型 | 第44-58页 |
| 3.1.1 访存乱序执行机制对堆栈距离的影响 | 第46-49页 |
| 3.1.2 人工神经网络模型 | 第49-57页 |
| 3.1.3 仿真验证 | 第57-58页 |
| 3.2 下游Cache访存缺失行为解析建模 | 第58-87页 |
| 3.2.1 LRU-LRU两级Cache访问缺失行为量化 | 第59-72页 |
| 3.2.2 Random-Random两级Cache访问缺失行为量化 | 第72-78页 |
| 3.2.3 LRU-Random两级Cache访问缺失行为量化 | 第78-84页 |
| 3.2.4 仿真验证 | 第84-87页 |
| 3.3 多核架构应用拓展与精度验证 | 第87-91页 |
| 3.4 本章小结 | 第91-94页 |
| 第四章 多层级CACHE访问缺失延迟惩罚解析建模 | 第94-128页 |
| 4.1 多层级Cache MLP解析建模 | 第96-108页 |
| 4.1.1 单层级Cache MLP快速估算模型 | 第96-101页 |
| 4.1.2 单层级Cache MLP精准预测模型 | 第101-105页 |
| 4.1.3 L2 Cache MLP模型 | 第105-107页 |
| 4.1.4 仿真验证 | 第107-108页 |
| 4.2 访存缺失服务时间建模 | 第108-112页 |
| 4.2.1 Cache访问缺失有效服务时间模型 | 第108-111页 |
| 4.2.2 仿真验证 | 第111-112页 |
| 4.3 DDR访问延迟建模 | 第112-126页 |
| 4.3.1 DDR时序分析及访存延时影响因素 | 第113-117页 |
| 4.3.2 DDR访存延时解析模型概述 | 第117-120页 |
| 4.3.3 DDR访存延时解析模型的线性推导 | 第120-123页 |
| 4.3.4 LLC访存步长分布与行缓冲命中率计算 | 第123-124页 |
| 4.3.5 仿真验证 | 第124-126页 |
| 4.4 本章小结 | 第126-128页 |
| 第五章 存储子系统性能解析模型验证与应用 | 第128-152页 |
| 5.1 实验目的与内容 | 第128-131页 |
| 5.2 解析模型验证平台搭建 | 第131-135页 |
| 5.3 存储子系统解析模型精度验证 | 第135-140页 |
| 5.4 GS264存储子系统性能瓶颈定位与优化 | 第140-149页 |
| 5.5 本章小结 | 第149-152页 |
| 第六章 总结与展望 | 第152-156页 |
| 6.1 研究工作总结 | 第152-153页 |
| 6.2 研究展望 | 第153-156页 |
| 致谢 | 第156-158页 |
| 参考文献 | 第158-170页 |
| 博士阶段获得的研究成果 | 第170-172页 |
