| 摘要 | 第4-6页 |
| abstract | 第6-8页 |
| 第一章 绪论 | 第12-38页 |
| 1.1 “存储墙”问题研究的意义 | 第16-18页 |
| 1.2 微处理器存储系统结构的发展 | 第18-35页 |
| 1.2.1 微处理器体系结构的发展 | 第18-21页 |
| 1.2.2 超标量处理器存储结构 | 第21-24页 |
| 1.2.3 多线程处理器存储结构 | 第24-26页 |
| 1.2.4 同时多线程处理器存储结构 | 第26-28页 |
| 1.2.5 单片多核处理器存储结构 | 第28-31页 |
| 1.2.6 多核多线程处理器存储结构 | 第31-33页 |
| 1.2.7 PIM结构 | 第33-35页 |
| 1.3 论文的主要工作 | 第35-36页 |
| 1.4 论文的结构 | 第36-38页 |
| 第二章 微处理器片上缓存优化关键技术研究 | 第38-54页 |
| 2.1 存储系统的关键性能指标 | 第38页 |
| 2.2 片上缓存的性能优化策略 | 第38-48页 |
| 2.2.1 提高Cache的命中率 | 第39-44页 |
| 2.2.2 降低Cache的缺失代价 | 第44-46页 |
| 2.2.3 缩短Cache命中时间 | 第46-48页 |
| 2.3 实验平台 | 第48-53页 |
| 2.3.1 仿真平台 | 第48-50页 |
| 2.3.2 测试程序 | 第50-53页 |
| 2.4 总结 | 第53-54页 |
| 第三章 基于分支路径跟踪的猜测访存数据Cache污染控制 | 第54-87页 |
| 3.1 分支预测和猜测执行对处理器性能的影响 | 第54-71页 |
| 3.1.1 分支预测 | 第54-58页 |
| 3.1.2 猜测执行 | 第58-60页 |
| 3.1.3 错误路径执行对处理器性能的影响 | 第60-69页 |
| 3.1.4 处理器Meltdown和Spectre漏洞 | 第69-71页 |
| 3.2 降低D-cache污染策略的相关研究 | 第71-77页 |
| 3.3 基于分支路径跟踪的Cache污染控制方案—CPMB | 第77-80页 |
| 3.3.1 Cache数据结构的变化 | 第78-79页 |
| 3.3.2 分支路径跟踪表 | 第79-80页 |
| 3.4 CPMB方案的工作流程 | 第80-82页 |
| 3.5 CPMB方案的性能测评 | 第82-85页 |
| 3.5.1 CPMB方案对L1D-Cache命中率的影响 | 第82-84页 |
| 3.5.2 CPMB方案对测试程序IPC的影响 | 第84-85页 |
| 3.6 CPMB方案的实现代价 | 第85页 |
| 3.7 总结 | 第85-87页 |
| 第四章 基于数据Tag有效位分裂的无污染Cache访问控制 | 第87-103页 |
| 4.1 Cache污染缓解技术的相关研究 | 第87-92页 |
| 4.2 D-Cache数据污染对处理器性能的影响 | 第92-93页 |
| 4.3 基于数据有效位分裂无污染Cache访问控制方案—NCAT | 第93-98页 |
| 4.3.1 Cache数据行有效位的分裂 | 第94-96页 |
| 4.3.2 NCAT方案的工作流程 | 第96-98页 |
| 4.4 NCAT方案的性能测评 | 第98-101页 |
| 4.4.1 NCAT方案对L1D-Cache缺失率的影响 | 第99-100页 |
| 4.4.2 NCAT方案对测试程序IPC的影响 | 第100-101页 |
| 4.5 NCAT方案的实现代价 | 第101-102页 |
| 4.6 总结 | 第102-103页 |
| 第五章 面向替换延迟隐藏的Cache空间预约方案 | 第103-118页 |
| 5.1 Cache替换策略的相关研究 | 第103-107页 |
| 5.2 替换策略对Cache性能和系统性能的影响 | 第107-108页 |
| 5.3 Cache替换延迟分析 | 第108-111页 |
| 5.4 面向替换延迟隐藏的Cache空间预约方案—CSPO | 第111-114页 |
| 5.5 CSPO方案的性能测评 | 第114-116页 |
| 5.6 CSPO方案的实现代价 | 第116页 |
| 5.7 总结 | 第116-118页 |
| 总结与展望 | 第118-121页 |
| 参考文献 | 第121-134页 |
| 攻读博士学位期间取得的研究成果 | 第134-135页 |
| 致谢 | 第135页 |
