| 摘要 | 第5-7页 |
| Abstract | 第7-8页 |
| 第1章 绪论 | 第17-31页 |
| 1.1 课题研究背景与意义 | 第17-21页 |
| 1.2 高速Pipeline ADC的研究现状 | 第21-24页 |
| 1.3 课题研究的主要内容和组织结构 | 第24-25页 |
| 参考文献 | 第25-31页 |
| 第2章 Pipeline ADC基本原理和误差分析 | 第31-59页 |
| 2.1 ADC的基本原理 | 第31-33页 |
| 2.2 模数转换器的主要参数指标 | 第33-38页 |
| 2.2.1 静态性能参数 | 第33-36页 |
| 2.2.2 动态性能参数 | 第36-38页 |
| 2.3 Pipeline ADC的基本原理 | 第38-40页 |
| 2.4 Pipeline ADC冗余位数字矫正算法 | 第40-42页 |
| 2.5 Pipeline ADC单元电路分析 | 第42-46页 |
| 2.5.1 MDAC电路 | 第42-45页 |
| 2.5.2 子模数转换器电路(Sub-ADC) | 第45-46页 |
| 2.6 Pipeline ADC系统误差分析 | 第46-56页 |
| 2.6.1 开关引起的误差 | 第46-50页 |
| 2.6.2 运算放大器引起的误差 | 第50-52页 |
| 2.6.3 电容的失配 | 第52-53页 |
| 2.6.4 电路噪声 | 第53-56页 |
| 2.7 本章小结 | 第56页 |
| 参考文献 | 第56-59页 |
| 第3章 1.5GSps高速采样保持电路设计 | 第59-73页 |
| 3.1 采样保持电路的基本结构 | 第59-63页 |
| 3.2 1.5 GSps高速采样保持电路设计 | 第63-70页 |
| 3.2.1 采样保持电路整体结构 | 第63-64页 |
| 3.2.2 超级源跟随器 | 第64-67页 |
| 3.2.3 栅压自举开关 | 第67-68页 |
| 3.2.4 整体仿真 | 第68-70页 |
| 3.3 本章小结 | 第70页 |
| 参考文献 | 第70-73页 |
| 第4章 65nm CMOS工艺下高速Pipeline ADC设计 | 第73-109页 |
| 4.1 深亚微米工艺高速Pipeline ADC设计方法研究 | 第73-78页 |
| 4.1.1 工艺特征尺寸减小对Pipeline ADC设计影响 | 第73-75页 |
| 4.1.2 深亚微米工艺下Pipeline ADC设计方法 | 第75-78页 |
| 4.2 65nm高速Pipeline ADC系统设计 | 第78-88页 |
| 4.2.1 无前端采样保持放大器结构(SHA-Less) | 第79-81页 |
| 4.2.2 非标准级间增益级 | 第81-83页 |
| 4.2.3 MDAC闭环建立优化 | 第83-88页 |
| 4.3 Pipeline ADC电路设计 | 第88-102页 |
| 4.3.1 运算放大器的设计 | 第88-93页 |
| 4.3.2 栅压自举开关的设计 | 第93-97页 |
| 4.3.3 高速低回踢噪声比较器的设计 | 第97-102页 |
| 4.4 Pipeline ADC版图设计与仿真 | 第102-105页 |
| 4.5 本章总结 | 第105页 |
| 参考文献 | 第105-109页 |
| 第5章 高速Pipeline ADC系统优化设计 | 第109-119页 |
| 5.1 Pipeline ADC功耗优化方法 | 第109-111页 |
| 5.1.1 电容和运放等比例缩小 | 第109-110页 |
| 5.1.2 运放共享结构 | 第110页 |
| 5.1.3 电容共享结构 | 第110-111页 |
| 5.2 负载平衡Pipeline ADC系统优化方案 | 第111-114页 |
| 5.2.1 系统架构 | 第111-112页 |
| 5.2.2 运放和电容共享中的记忆效应 | 第112-114页 |
| 5.3 负载平衡Pipeline ADC电路设计 | 第114-116页 |
| 5.4 本章小结 | 第116-117页 |
| 参考文献 | 第117-119页 |
| 第6章 折叠插值ADC数字编码矫正电路设计 | 第119-131页 |
| 6.1 折叠插值ADC的基本原理 | 第119-122页 |
| 6.1.1 折叠技术 | 第119-121页 |
| 6.1.2 插值技术 | 第121-122页 |
| 6.2 高速F&I ADC设计 | 第122-127页 |
| 6.2.1 F&IADC整体结构 | 第122页 |
| 6.2.2 粗细量化通道协同编码 | 第122-125页 |
| 6.2.3 数字编码矫正电路设计 | 第125-127页 |
| 6.3 F&I ADC整体仿真和芯片测试 | 第127-130页 |
| 6.4 本章小结 | 第130页 |
| 参考文献 | 第130-131页 |
| 第7章 总结与展望 | 第131-135页 |
| 7.1 论文的主要工作和创新点 | 第131-132页 |
| 7.2 工作展望 | 第132-135页 |
| 攻读博士学位期间取得的成果 | 第135-137页 |
| 致谢 | 第137页 |
