| 摘要 | 第5-6页 |
| ABSTRACT | 第6页 |
| 第一章 绪论 | 第9-18页 |
| 1.1 引言 | 第9页 |
| 1.2 功率半导体器件及VDMOS概述 | 第9-12页 |
| 1.3 VDMOS的发展 | 第12-15页 |
| 1.4 VDMOS的阈值电压 | 第15-16页 |
| 1.5 课题内容、背景与意义 | 第16-18页 |
| 第二章 高压VDMOS的结构及工艺 | 第18-39页 |
| 2.1 高压VDMOS芯片结构 | 第18-20页 |
| 2.2 高压VDMOS芯片制造工艺 | 第20-30页 |
| 2.2.1 衬底及外延层 | 第20-21页 |
| 2.2.2 场氧化层及高压保护环 | 第21-22页 |
| 2.2.3 二氧化硅栅氧化层及硅栅工艺 | 第22-24页 |
| 2.2.4 体掺杂、深度体掺杂及源极掺杂 | 第24-26页 |
| 2.2.5 器件隔离层及电极引线金属层 | 第26-27页 |
| 2.2.6 钝化层 | 第27-28页 |
| 2.2.7 背面减薄及背面金属层 | 第28-30页 |
| 2.3 VDMOS晶圆片测试主要参数和相关工艺 | 第30-39页 |
| 2.3.0 VDMOS的工作原理 | 第30-31页 |
| 2.3.1 击穿电压（BVDSS）和导通电阻（RDSON） | 第31-35页 |
| 2.3.2 阈值电压（VTH） | 第35页 |
| 2.3.3 源漏反向电流（IDSS）和栅源电流（IGSS） | 第35-36页 |
| 2.3.4 VDMOS的动态参数 | 第36页 |
| 2.3.5 VDMOS的雪崩击穿（UIS：Unclamped Inductive Switching） | 第36-39页 |
| 第三章 VDMOS的阈值电压的工艺优化理论与实验 | 第39-79页 |
| 3.1 MOS的阈值电压（VTH） | 第39-41页 |
| 3.2 二氧化硅栅氧化层的工艺优化 | 第41-51页 |
| 3.2.1 二氧化硅工艺 | 第41-45页 |
| 3.2.2 实验设备—二氧化硅氧化炉 | 第45-47页 |
| 3.2.3 实验及结果分析 | 第47-51页 |
| 3.3 硅栅工艺及沟道掺杂的工艺优化 | 第51-71页 |
| 3.3.1 硅栅工艺 | 第51-56页 |
| 3.3.2 体硅掺杂工艺 | 第56-58页 |
| 3.3.3 实验设备介绍—干法刻蚀机和离子注入机 | 第58-63页 |
| 3.3.4 实验及结果分析 | 第63-71页 |
| 3.4 影响VDMOS阈值电压的其他工艺及其优化 | 第71-78页 |
| 3.4.1 深度体掺杂的特征尺寸的优化 | 第71-74页 |
| 3.4.2 源极掺杂能量的工艺的优化 | 第74-76页 |
| 3.4.3 隔离层厚度对VDMOS阈值电压的影响 | 第76-78页 |
| 3.5 本章小结 | 第78-79页 |
| 第四章 结论 | 第79-80页 |
| 致谢 | 第80-81页 |
| 参考文献 | 第81-84页 |
