基于FPGA的Micro SD卡控制器研究
| 摘要 | 第4-5页 |
| Abstract | 第5-6页 |
| 第1章 绪论 | 第10-16页 |
| 1.1 课题来源及目的意义 | 第10页 |
| 1.2 SD 存储卡简述 | 第10-13页 |
| 1.3 国内外研究现状分析 | 第13-15页 |
| 1.3.1 SD 卡研究现状 | 第13-14页 |
| 1.3.2 控制器研究现状 | 第14-15页 |
| 1.4 论文主要内容及文章结构 | 第15-16页 |
| 第2章 Micro SD 卡控制器方案设计 | 第16-28页 |
| 2.1 Micro SD 卡规范简述 | 第16-19页 |
| 2.2 控制器功能与技术指标 | 第19-20页 |
| 2.3 控制器方案设计 | 第20-25页 |
| 2.3.1 设计原则 | 第20页 |
| 2.3.2 控制器总体结构 | 第20-21页 |
| 2.3.3 开发平台的选择 | 第21-22页 |
| 2.3.4 控制器模块接口设计 | 第22-25页 |
| 2.4 控制器关键技术分析 | 第25-27页 |
| 2.4.1 SD 总线模式时序设计 | 第25页 |
| 2.4.2 高速时序设计 | 第25-26页 |
| 2.4.3 信号电平切换 | 第26页 |
| 2.4.4 数据采样与同步 | 第26-27页 |
| 2.5 本章小结 | 第27-28页 |
| 第3章 SD 总线模式控制器逻辑设计 | 第28-37页 |
| 3.1 SD 总线模式简述 | 第28页 |
| 3.2 基本模块设计 | 第28-34页 |
| 3.2.1 时钟管理模块 | 第28-29页 |
| 3.2.2 命令响应模块 | 第29-31页 |
| 3.2.3 CRC 校验模块 | 第31-32页 |
| 3.2.4 数据读写模块 | 第32-34页 |
| 3.3 核心流程主控模块设计 | 第34-36页 |
| 3.4 本章小结 | 第36-37页 |
| 第4章 UHS-I 模式关键设计实现 | 第37-52页 |
| 4.1 UHS-I 模式简述 | 第37-39页 |
| 4.2 电压切换模块 | 第39-41页 |
| 4.3 速度模式转换 | 第41-43页 |
| 4.4 数据采样与同步 | 第43-50页 |
| 4.4.1 控制器数据采样与同步设计原理 | 第43-45页 |
| 4.4.2 静态相位调整 | 第45-47页 |
| 4.4.3 动态相位调整 | 第47-49页 |
| 4.4.4 相位选取算法 | 第49-50页 |
| 4.5 时序约束 | 第50-51页 |
| 4.6 本章小结 | 第51-52页 |
| 第5章 调试与测试 | 第52-65页 |
| 5.1 调试方案设计 | 第52-54页 |
| 5.2 软硬件调试平台设计 | 第54-55页 |
| 5.2.1 硬件调试平台 | 第54页 |
| 5.2.2 伪随机码生成 | 第54-55页 |
| 5.2.3 调试上位机软件 | 第55页 |
| 5.3 重点模块时序调试 | 第55-60页 |
| 5.3.1 命令发送模块时序 | 第56页 |
| 5.3.2 响应读取模块时序 | 第56-57页 |
| 5.3.3 数据写入模块时序 | 第57-58页 |
| 5.3.4 数据读取模块时序 | 第58页 |
| 5.3.5 动态相位调整模块时序 | 第58-59页 |
| 5.3.6 相位选取算法时序 | 第59-60页 |
| 5.4 控制器功能与技术指标测试 | 第60-62页 |
| 5.5 调试中遇到的问题及解决办法 | 第62-64页 |
| 5.6 本章小结 | 第64-65页 |
| 结论 | 第65-66页 |
| 参考文献 | 第66-69页 |
| 附录 | 第69-71页 |
| 致谢 | 第71页 |
