VLD-JTE复合终端结构的特性及工艺研究
| 摘要 | 第3-4页 |
| Abstract | 第4-5页 |
| 1 绪论 | 第8-14页 |
| 1.1 研究背景及意义 | 第8页 |
| 1.2 GCT芯片的研究进展 | 第8-10页 |
| 1.3 深结平面终端技术发展现状 | 第10-12页 |
| 1.4 本文主要工作 | 第12-14页 |
| 2 横向变掺杂(VLD)终端结构设计 | 第14-24页 |
| 2.1 关键问题分析 | 第14-16页 |
| 2.2 VLD终端结构设计 | 第16-18页 |
| 2.2.1 VLD终端设计规则 | 第16-17页 |
| 2.2.2 VLD区剖面设计 | 第17-18页 |
| 2.3 深结VLD终端结构 | 第18-20页 |
| 2.3.1 结构特点 | 第18-19页 |
| 2.3.2 掺杂分布 | 第19-20页 |
| 2.4 有源区击穿特性研究 | 第20-21页 |
| 2.5 VLD终端击穿特性研究 | 第21-23页 |
| 2.5.1 VLD终端耐压机理分析 | 第21-22页 |
| 2.5.2 VLD终端特性分析 | 第22-23页 |
| 2.6 本章小结 | 第23-24页 |
| 3 复合终端结构设计 | 第24-30页 |
| 3.1 复合终端结构及掺杂分布 | 第24-25页 |
| 3.1.1 复合终端结构特点 | 第24页 |
| 3.1.2 复合终端掺杂分布 | 第24-25页 |
| 3.2 复合终端耐压机理分析 | 第25-26页 |
| 3.3 JTE区参数优化 | 第26-29页 |
| 3.3.1 JTE区长度对终端影响 | 第26-27页 |
| 3.3.2 JTE区表面掺杂浓度对终端影响 | 第27页 |
| 3.3.3 JTE区结深对终端影响 | 第27-28页 |
| 3.3.4 优化后的结构参数 | 第28-29页 |
| 3.4 击穿特性模拟分析 | 第29页 |
| 3.5 本章小结 | 第29-30页 |
| 4 终端工艺仿真及实验分析 | 第30-44页 |
| 4.1 终端工艺分析及仿真 | 第30-35页 |
| 4.1.1 复合掩蔽方案 | 第30-33页 |
| 4.1.2 蚀刻铝方案 | 第33-34页 |
| 4.1.3 两种方案比较 | 第34-35页 |
| 4.2 JTE及透明阳极区的工艺分析 | 第35-36页 |
| 4.2.1 工艺条件 | 第35页 |
| 4.2.2 工艺流程 | 第35-36页 |
| 4.3 实验及其结果分析 | 第36-43页 |
| 4.3.1 实验方案 | 第36页 |
| 4.3.2 掩膜版制作 | 第36-37页 |
| 4.3.3 硅片腐蚀抛光 | 第37-38页 |
| 4.3.4 生长氧化介质层 | 第38-39页 |
| 4.3.5 光刻及刻蚀 | 第39页 |
| 4.3.6 铝扩散实验及其结果分析 | 第39-41页 |
| 4.3.7 存在问题分析 | 第41-43页 |
| 4.4 本章小结 | 第43-44页 |
| 5 结论 | 第44-46页 |
| 致谢 | 第46-48页 |
| 参考文献 | 第48-51页 |
| 附录：在校学习期间发表的成果 | 第51页 |
