| 摘要 | 第5-6页 |
| Abstract | 第6页 |
| 第一章 绪论 | 第9-13页 |
| 1.1 课题背景与意义 | 第9-10页 |
| 1.2 国内外研究现状 | 第10-11页 |
| 1.3 研究内容与设计指标 | 第11-12页 |
| 1.3.1 研究内容 | 第11-12页 |
| 1.3.2 设计指标 | 第12页 |
| 1.4 本文组织结构 | 第12-13页 |
| 第二章 LZ4压缩和Huffman编码算法分析 | 第13-23页 |
| 2.1 LZ4压缩算法分析 | 第13-17页 |
| 2.1.1 LZ4压缩的关键步骤 | 第13-15页 |
| 2.1.2 LZ4压缩的输出格式 | 第15-16页 |
| 2.1.3 校验算法 | 第16-17页 |
| 2.2 Huffman编码算法分析 | 第17-22页 |
| 2.2.1 Huffman编码的特性 | 第17-18页 |
| 2.2.2 Huffman编码的分类 | 第18-19页 |
| 2.2.3 动态Huffman编码流程 | 第19页 |
| 2.2.4 动态Huffman编码的缺陷和优化方法 | 第19-22页 |
| 2.3 本章小结 | 第22-23页 |
| 第三章 LZ4算法的优化及压缩电路设计 | 第23-37页 |
| 3.1 LZ4无损压缩算法优化 | 第23-24页 |
| 3.2 LZ4压缩电路设计 | 第24-32页 |
| 3.2.1 总体架构 | 第25-26页 |
| 3.2.2 字典缓冲器 | 第26页 |
| 3.2.3 分割电路 | 第26-28页 |
| 3.2.4 匹配电路 | 第28-29页 |
| 3.2.5 编码电路 | 第29-30页 |
| 3.2.6 校验电路 | 第30-31页 |
| 3.2.7 流水线控制器 | 第31-32页 |
| 3.3 FPGA逻辑设计 | 第32-35页 |
| 3.4 本章小结 | 第35-37页 |
| 第四章 半静态Huffman编码电路设计 | 第37-51页 |
| 4.1 半静态Huffman编码方法 | 第37-38页 |
| 4.2 半静态Huffman编码电路设计 | 第38-48页 |
| 4.2.1 总体架构 | 第38-39页 |
| 4.2.2 统计电路 | 第39-40页 |
| 4.2.3 排序电路 | 第40-42页 |
| 4.2.4 建树电路 | 第42-43页 |
| 4.2.5 码长优化电路 | 第43-44页 |
| 4.2.6 码表生成电路 | 第44-46页 |
| 4.2.7 编码电路 | 第46-48页 |
| 4.3 压缩电路级联 | 第48页 |
| 4.4 FPGA逻辑设计与仿真 | 第48-50页 |
| 4.5 本章小结 | 第50-51页 |
| 第五章 实验及结果分析 | 第51-71页 |
| 5.1 实验平台的搭建 | 第51-53页 |
| 5.1.1 硬件平台 | 第51-52页 |
| 5.1.2 软件平台 | 第52-53页 |
| 5.2 标准压缩测试文件 | 第53-54页 |
| 5.2.1 Calgary语料库 | 第53-54页 |
| 5.2.2 Canterbury语料库 | 第54页 |
| 5.3 压缩性能指标介绍 | 第54-55页 |
| 5.4 无损压缩电路功能 | 第55-57页 |
| 5.5 无损压缩电路性能 | 第57-69页 |
| 5.5.1 电路工作频率和逻辑资源消耗 | 第57-58页 |
| 5.5.2 兼容模式压缩率 | 第58-60页 |
| 5.5.3 兼容模式压缩速率 | 第60-62页 |
| 5.5.4 优化模式压缩率 | 第62-65页 |
| 5.5.5 优化模式压缩速率 | 第65-68页 |
| 5.5.6 性能与设计指标对比 | 第68-69页 |
| 5.6 本章小结 | 第69-71页 |
| 第六章 总结与展望 | 第71-73页 |
| 6.1 总结 | 第71-72页 |
| 6.2 展望 | 第72-73页 |
| 参考文献 | 第73-77页 |
| 致谢 | 第77-79页 |
| 攻读硕士学位期间发表的论文和专利 | 第79页 |