| 摘要 | 第5-6页 |
| Abstract | 第6页 |
| 第一章 绪论 | 第9-15页 |
| 1.1 本课题研究背景 | 第9页 |
| 1.2 高速采集研究背景 | 第9-10页 |
| 1.3 计算机总线与以太网通信发展现状 | 第10-11页 |
| 1.4 高速数据采集电路总体设计方案 | 第11-12页 |
| 1.5 主控制模块选择实现 | 第12-13页 |
| 1.6 课题主要研究内容 | 第13-15页 |
| 第二章 PCI Express总线协议 | 第15-22页 |
| 2.1 PCI Express总线结构 | 第15-16页 |
| 2.2 PCI Express总线协议理论 | 第16-20页 |
| 2.2.1 PCI Express总线协议层次结构介绍 | 第16-17页 |
| 2.2.2 事务层TLP类型 | 第17-19页 |
| 2.2.3 事物层TLP结构 | 第19-20页 |
| 2.3 PCI Express配置空间设置 | 第20-21页 |
| 2.4 本章小结 | 第21-22页 |
| 第三章 基于PCIe总线的接.电路设计 | 第22-39页 |
| 3.1 系统设计方案的选择 | 第22-24页 |
| 3.2 PCIe IP核设计 | 第24-25页 |
| 3.3 系统总体设计 | 第25-27页 |
| 3.4 用户应用逻辑模块设计 | 第27-38页 |
| 3.4.1 发送引擎模块设计 | 第27-34页 |
| 3.4.2 接收引擎模块设计 | 第34-36页 |
| 3.4.3 DDR2与DMA接.模块设计 | 第36-37页 |
| 3.4.4 DMA引擎模块设计 | 第37-38页 |
| 3.5 本章小结 | 第38-39页 |
| 第四章 基于UDP/IP协议的以太网通信电路设计 | 第39-61页 |
| 4.1 UDP/IP协议基本原理 | 第39-44页 |
| 4.1.1 UDP/IP协议栈体系结构 | 第39-40页 |
| 4.1.2 UDP/IP工作原理 | 第40-42页 |
| 4.1.3 UDP与IP协议理论 | 第42-44页 |
| 4.2 UDP/IP协议层设计与实现 | 第44-52页 |
| 4.2.1 以太网协议层总体架构 | 第44-45页 |
| 4.2.2 UDP/IP数据包传输过程 | 第45-48页 |
| 4.2.3 UDP/IP协议层模块设计 | 第48-52页 |
| 4.3 MAC控制器设计 | 第52-60页 |
| 4.3.1 整体设计方案 | 第52-54页 |
| 4.3.2 各模块设计状态图 | 第54-57页 |
| 4.3.3 主机接.模块设计 | 第57-59页 |
| 4.3.4 RGMII接.模块设计 | 第59-60页 |
| 4.4 本章小结 | 第60-61页 |
| 第五章 系统整体仿真与调试 | 第61-71页 |
| 5.1 基于Xilinx开发环境的ChipScope调试 | 第61-68页 |
| 5.1.1 配置逻辑分析仪 | 第61-62页 |
| 5.1.2 基于以太网数据通路的调试 | 第62-65页 |
| 5.1.3 基于PCIe总线的数据传输调试仿真 | 第65-68页 |
| 5.2 高速数据采集卡数据传输调试 | 第68-70页 |
| 5.2.1 基于PCIe总线的数据传输调试 | 第68页 |
| 5.2.2 基于以太网协议的数据传输调试 | 第68-69页 |
| 5.2.3 数据采集卡实物展示 | 第69-70页 |
| 5.3 本章小结 | 第70-71页 |
| 第六章 结论与展望 | 第71-72页 |
| 致谢 | 第72-73页 |
| 参考文献 | 第73-75页 |