| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 第一章 绪论 | 第11-15页 |
| 1.1 选题依据及研究意义 | 第11-12页 |
| 1.2 国内外研究现状 | 第12-14页 |
| 1.3 论文研究内容与结构安排 | 第14页 |
| 1.3.1 本文主要研究内容 | 第14页 |
| 1.3.2 本文的章节结构 | 第14页 |
| 1.4 本章小结 | 第14-15页 |
| 第二章 无线收发信机理论基础 | 第15-25页 |
| 2.1 数字调制与解调技术 | 第15-22页 |
| 2.1.1 二进制振幅键控（ASK） | 第16-17页 |
| 2.1.2 二进制相移键控（PSK） | 第17-18页 |
| 2.1.3 正交相移键控/四相相移键控QPSK | 第18-21页 |
| 2.1.4 正交振幅调制QAM | 第21-22页 |
| 2.2 中频收发信机的实现结构 | 第22-24页 |
| 2.2.1 超外差结构 | 第22-23页 |
| 2.2.2 零中频 | 第23-24页 |
| 2.3 本章小结 | 第24-25页 |
| 第三章 收发信机的设计与实现 | 第25-69页 |
| 3.1 系统设计思路与技术指标 | 第25-27页 |
| 3.1.1 整体设计思路 | 第25-26页 |
| 3.1.2 无线收发机技术指标 | 第26-27页 |
| 3.2 无线通信开发工具简介 | 第27-30页 |
| 3.2.1 FPGA简介及其核心电路设计 | 第27-29页 |
| 3.2.2 Quartus II软件介绍 | 第29页 |
| 3.2.3 SignalTap II逻辑分析仪介绍 | 第29-30页 |
| 3.3 发射机原理与实现 | 第30-44页 |
| 3.3.1 数字序列的加扰 | 第31-33页 |
| 3.3.2 串并转换 | 第33页 |
| 3.3.3 符号映射 | 第33-34页 |
| 3.3.4 补零内插 | 第34-35页 |
| 3.3.5 脉冲成形滤波器 | 第35-41页 |
| 3.3.6 DAC电路以及驱动程序 | 第41-43页 |
| 3.3.7 正交调制器（AD8345）电路设计 | 第43-44页 |
| 3.4 接收机原理与实现 | 第44-57页 |
| 3.4.1 中频电路设计 | 第44-48页 |
| 3.4.2 相干解调与载波同步 | 第48-53页 |
| 3.4.3 符号同步与抽样判决器 | 第53-57页 |
| 3.5 信号源（PLL）驱动程序设计 | 第57-59页 |
| 3.6 接.逻辑和帧同步 | 第59-68页 |
| 3.6.1 发射机对外接.逻辑设计 | 第59-61页 |
| 3.6.2 帧同步 | 第61-66页 |
| 3.6.2.1 巴克码法帧同步 | 第61-64页 |
| 3.6.2.2 同步字搜索法帧同步 | 第64-66页 |
| 3.6.3 帧结构 | 第66-67页 |
| 3.6.4 接收机输出接.设计 | 第67-68页 |
| 3.7 本章小结 | 第68-69页 |
| 第四章 收发信机系统测试 | 第69-81页 |
| 4.1 系统测试方案 | 第69-70页 |
| 4.1.1 发射机测试方案 | 第69-70页 |
| 4.1.2 接收机测试方案 | 第70页 |
| 4.2 发射机测试 | 第70-74页 |
| 4.2.1 发射机基带波形 | 第71-72页 |
| 4.2.2 发射机中频输出测试 | 第72-74页 |
| 4.3 接收机测试 | 第74-79页 |
| 4.3.1 接收机中频输入 | 第74-75页 |
| 4.3.2 载波同步 | 第75-77页 |
| 4.3.3 符号同步 | 第77页 |
| 4.3.4 帧同步 | 第77页 |
| 4.3.5 误码率测试 | 第77-78页 |
| 4.3.6 信噪比、无杂散动态范围、灵敏度 | 第78-79页 |
| 4.4 信号源PLL测试 | 第79-80页 |
| 4.5 本章小结 | 第80-81页 |
| 第五章 总结与展望 | 第81-83页 |
| 5.1 总结 | 第81页 |
| 5.2 展望 | 第81-83页 |
| 致谢 | 第83-84页 |
| 参考文献 | 第84-86页 |