| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 第1章 绪论 | 第10-18页 |
| 1.1 应变增强载流子迁移率的研究背景和意义 | 第10-12页 |
| 1.2 国内外应变硅技术研究现状及发展趋势 | 第12-15页 |
| 1.3 论文主要研究内容 | 第15-17页 |
| 1.4 本章小结 | 第17-18页 |
| 第2章 应变增强载流子迁移率的原理及其引入方法 | 第18-28页 |
| 2.1 应变的类型及应力的引入方法 | 第18-23页 |
| 2.1.1 全局应变 | 第19页 |
| 2.1.2 局部应变 | 第19-22页 |
| 2.1.2.1 SiN 双应力衬垫 | 第20页 |
| 2.1.2.2 嵌入式 SiGe 源漏 | 第20-21页 |
| 2.1.2.3 浅槽隔离 | 第21-22页 |
| 2.1.2.4 应力记忆技术 | 第22页 |
| 2.1.3 单轴/双轴应变的区别 | 第22-23页 |
| 2.2 应变对电子迁移率的影响 | 第23-25页 |
| 2.2.1 双轴应变对电子迁移率的影响 | 第23-24页 |
| 2.2.2 单轴应变对电子迁移率的影响 | 第24-25页 |
| 2.3 应变对空穴迁移率的影响 | 第25-27页 |
| 2.3.1 双轴应变对空穴迁移率的影响 | 第25-26页 |
| 2.3.2 单轴应变对空穴迁移率的影响 | 第26-27页 |
| 2.4 本章小结 | 第27-28页 |
| 第3章 PECVD 淀积高应力 SiN 薄膜 | 第28-43页 |
| 3.1 PECVD SiN 薄膜的原理 | 第28-30页 |
| 3.1.1 张应力 SiN 薄膜的产生原理 | 第29页 |
| 3.1.2 压应力 SiN 薄膜的产生原理 | 第29-30页 |
| 3.2 薄膜应力测量的基本原理 | 第30-31页 |
| 3.3 张应力 SiN 薄膜的制备 | 第31-39页 |
| 3.3.1 采用 N_2等离子体循环处理淀积张应力 SiN | 第31-37页 |
| 3.3.2 采用紫外线处理淀积张应力 SiN | 第37-39页 |
| 3.4 压应力 SiN 薄膜的制备 | 第39-42页 |
| 3.4.1 调节载气体方法淀积压应力 SiN | 第39-41页 |
| 3.4.2 引入 C 基元素法淀积压应力 SiN | 第41-42页 |
| 3.5 本章小结 | 第42-43页 |
| 第4章 源漏区“Σ”形凹槽的刻蚀 | 第43-58页 |
| 4.1 刻蚀“Σ”形凹槽的目的及工艺流程 | 第43-45页 |
| 4.1.1 刻蚀“Σ”形凹槽的目的 | 第43-44页 |
| 4.1.2 刻蚀“Σ”形凹槽的工艺流程 | 第44-45页 |
| 4.2 光刻 | 第45-47页 |
| 4.3 干法刻蚀 | 第47-50页 |
| 4.3.1 RIE+ICP 刻蚀 | 第48-49页 |
| 4.3.2 RIE 刻蚀 | 第49-50页 |
| 4.4 湿法刻蚀 | 第50-57页 |
| 4.4.1 氢氟酸表面预处理 | 第50-52页 |
| 4.4.2 TMAH 各向异性腐蚀 | 第52-55页 |
| 4.4.3 IPA 辅助反应 | 第55-57页 |
| 4.5 本章小结 | 第57-58页 |
| 第5章 选择性外延 B 掺杂应变 SiGe | 第58-71页 |
| 5.1 选择性外延的机理 | 第58-59页 |
| 5.1.1 HCl 对选择性的影响 | 第58-59页 |
| 5.1.2 HCl 对 SiGe 生长速率的影响 | 第59页 |
| 5.1.3 HCl 对 Ge 组分的影响 | 第59页 |
| 5.2 “Σ”形凹槽内 SiGe 的外延 | 第59-65页 |
| 5.2.1 Si 片进腔前的清洗 | 第60页 |
| 5.2.2 生长前的预烘烤 | 第60页 |
| 5.2.3 硅种子层和硅帽层 | 第60-61页 |
| 5.2.4 选择性外延 SiGe | 第61-65页 |
| 5.3 外延层质量的表征 | 第65-69页 |
| 5.3.1 SiGe 的组分及应变度分析 | 第65-68页 |
| 5.3.2 B 含量的分析 | 第68-69页 |
| 5.4 本章小结 | 第69-71页 |
| 第6章 工艺集成及器件性能 | 第71-85页 |
| 6.1 工艺集成 | 第71页 |
| 6.2 样品信息及器件性能测试条件 | 第71-72页 |
| 6.2.1 样品信息 | 第71页 |
| 6.2.2 器件性能测试条件 | 第71-72页 |
| 6.3 30nm 栅长器件性能测试 | 第72-80页 |
| 6.3.1 30nm 普通体硅 NMOS 器件性能 | 第72-74页 |
| 6.3.2 张应力 SiN 衬垫的 30nm NOMS 器件性能 | 第74-76页 |
| 6.3.3 30nm 普通体硅 PMOS 器件性能 | 第76-78页 |
| 6.3.4 嵌入式 SiGe 源漏及压应力 SiN 衬垫的 30nm POMS 器件性能 | 第78-80页 |
| 6.4 26nm 栅长器件性能测试 | 第80-84页 |
| 6.4.1 26nm 普通体硅 NMOS 器件性能 | 第80-81页 |
| 6.4.2 张应力 SiN 衬垫的 26nm NOMS 器件性能 | 第81-82页 |
| 6.4.3 26nm 普通体硅 PMOS 器件性能 | 第82-83页 |
| 6.4.4 嵌入式 SiGe 源漏及压应力 SiN 衬垫的 26nm POMS 器件性能 | 第83-84页 |
| 6.5 本章小结 | 第84-85页 |
| 结论 | 第85-87页 |
| 参考文献 | 第87-93页 |
| 致谢 | 第93页 |
