| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 目录 | 第6-8页 |
| 第一章 绪论 | 第8-11页 |
| 1.1 课题研究的背景及意义 | 第8页 |
| 1.2 国内外研究现状 | 第8-9页 |
| 1.2.1 边缘检测的发展 | 第8-9页 |
| 1.2.2 FPGA 处理数字图像边缘检测的研究现状 | 第9页 |
| 1.3 本课题的主要研究内容 | 第9-10页 |
| 1.4 本论文的结构安排 | 第10-11页 |
| 第二章 FPGA 系统研究 | 第11-14页 |
| 2.1 FPGA 基本原理 | 第11-12页 |
| 2.1.1 FPGA 的基本结构 | 第11-12页 |
| 2.1.2 FPGA 的设计流程 | 第12页 |
| 2.2 芯片选型 | 第12-13页 |
| 2.3 QUARTUS 软件和 VERILOG HDL 概述 | 第13页 |
| 2.4 本章小结 | 第13-14页 |
| 第三章 Marr 边缘检测算法研究 | 第14-21页 |
| 3.1 图像边缘检测原理 | 第14-16页 |
| 3.2 Marr 边缘检测算法 | 第16-20页 |
| 3.2.1 LOG 滤波器模板的构造 | 第16-18页 |
| 3.2.2 LOG 算子基础上的 Marr 算子 | 第18-20页 |
| 3.3 本章小结 | 第20-21页 |
| 第四章 Marr 算子的 FPGA 系统设计 | 第21-37页 |
| 4.1 系统总体设计框架 | 第21-23页 |
| 4.1.1 硬件加速器设计思想 | 第21-22页 |
| 4.1.2 基于共享资源仲裁的系统设计 | 第22-23页 |
| 4.2 Marr 硬件加速器 | 第23-37页 |
| 4.2.1 Marr 计算单元的设计 | 第24-28页 |
| 4.2.2 地址发生器的实现 | 第28-30页 |
| 4.2.3 Marr 从机接口设计 | 第30-33页 |
| 4.2.4 Marr 控制状态机 | 第33-37页 |
| 第五章 Marr 算子边缘检测系统的实现 | 第37-50页 |
| 5.1 边缘检测系统的设计方案 | 第37-39页 |
| 5.2 Marr 硬件加速器的验证 | 第39-45页 |
| 5.3 边缘检测处理实验及验证结果 | 第45-50页 |
| 5.3.1 边缘检测处理实验的软硬件设计平台 | 第45-46页 |
| 5.3.2 实验结果及分析 | 第46-50页 |
| 第六章 总结与展望 | 第50-52页 |
| 6.1 工作总结 | 第50页 |
| 6.2 未来工作展望 | 第50-52页 |
| 致谢 | 第52-53页 |
| 参考文献 | 第53-56页 |
| 附录1 攻读硕士学位期间发表的论文 | 第56-57页 |
| 中文详细摘要 | 第57-59页 |
| 英文详细摘要 | 第59-60页 |