| 摘要 | 第3-4页 |
| Abstract | 第4页 |
| 1 绪论 | 第7-16页 |
| 1.1 论文来源与研究背景 | 第7页 |
| 1.1.1 论文来源 | 第7页 |
| 1.1.2 研究背景 | 第7页 |
| 1.2 研究意义与设计目标 | 第7-8页 |
| 1.3 国内外研究状况 | 第8-14页 |
| 1.3.1 国外研究现状 | 第8-12页 |
| 1.3.2 国内研究状况 | 第12-13页 |
| 1.3.3 发展趋势 | 第13-14页 |
| 1.4 本文研究内容 | 第14页 |
| 1.5 论文安排 | 第14-16页 |
| 2 SerDes电路简介 | 第16-23页 |
| 2.1 SerDes电路的体系架构 | 第16-20页 |
| 2.2 8B/10B编解码SerDes电路的体系结构 | 第20-21页 |
| 2.3 SerDes电路的性能指标 | 第21-22页 |
| 2.4 本章小结 | 第22-23页 |
| 3 电荷泵锁相环电路 | 第23-43页 |
| 3.1 鉴频鉴相器的设计 | 第23-26页 |
| 3.2 电荷泵的设计 | 第26-31页 |
| 3.3 低通滤波器的设计 | 第31-37页 |
| 3.4 压控振荡器的设计 | 第37-40页 |
| 3.5 锁相环整体仿真 | 第40-42页 |
| 3.6 本章小结 | 第42-43页 |
| 4 时钟数据恢复电路 | 第43-59页 |
| 4.1 时钟数据恢复电路总体结构 | 第43-45页 |
| 4.2 鉴相器的设计 | 第45-51页 |
| 4.3 相位插值电路的设计 | 第51-56页 |
| 4.4 双向移位寄存器的设计 | 第56-57页 |
| 4.5 时钟数据恢复电路整体仿真 | 第57-58页 |
| 4.6 本章小结 | 第58-59页 |
| 5 流片后测试结果 | 第59-67页 |
| 5.1 测试结果 | 第60-66页 |
| 5.1.1 数据收发功能测试 | 第61-62页 |
| 5.1.2 输出串行差分信号测试 | 第62-65页 |
| 5.1.3 恢复时钟测试 | 第65-66页 |
| 5.2 测试结果分析 | 第66页 |
| 5.3 本章小结 | 第66-67页 |
| 结论 | 第67-69页 |
| 参考文献 | 第69-72页 |
| 攻读硕士期间发表学术论文情况 | 第72-73页 |
| 致谢 | 第73-75页 |