基于超宽带认知跳频系统高性能数据处理设计与实现
| 摘要 | 第5-7页 |
| ABSTRACT | 第7-8页 |
| 符号对照表 | 第11-12页 |
| 缩略语对照表 | 第12-17页 |
| 第一章 绪论 | 第17-23页 |
| 1.1 研究背景及意义 | 第17-19页 |
| 1.2 跳频系统的应用现状 | 第19-20页 |
| 1.3 文章的研究内容和文章结构 | 第20-23页 |
| 第二章 跳频系统架构和通信格式简介 | 第23-39页 |
| 2.1 系统的架构 | 第23-28页 |
| 2.1.1 超宽带认知跳频系统 | 第23-24页 |
| 2.1.2 超宽带认知跳频系统的硬件架构 | 第24-28页 |
| 2.2 上位机与FPGA通信格式的设计 | 第28-37页 |
| 2.2.1 以太网数据帧结构 | 第28-30页 |
| 2.2.2 定频和跳频通信格式设计 | 第30-37页 |
| 2.3 本章小结 | 第37-39页 |
| 第三章 基于网卡的三速自适应数据通道的实现 | 第39-59页 |
| 3.1 基于网口的通信链路实现 | 第39-50页 |
| 3.1.1 三速以太网MAC核 | 第39-43页 |
| 3.1.2 PHY芯片 | 第43-48页 |
| 3.1.3 三速自适应的实现 | 第48-50页 |
| 3.2 轮询上传机制的设计 | 第50-52页 |
| 3.2.1 单通道模型 | 第51页 |
| 3.2.2 多通道轮询机制 | 第51-52页 |
| 3.3 过滤机制的设计 | 第52-56页 |
| 3.3.1 上位机与底层的帧交互 | 第52-54页 |
| 3.3.2 一级过滤的设计 | 第54-55页 |
| 3.3.3 二级过滤的设计 | 第55-56页 |
| 3.4 本章小结 | 第56-59页 |
| 第四章 基于网卡非实时通信的高性能流控机制设计 | 第59-69页 |
| 4.1 一般流控机制 | 第59-63页 |
| 4.1.1 流控机制的必要性 | 第59-60页 |
| 4.1.2 流控参数的计算 | 第60-63页 |
| 4.1.3 一般流控机制的局限性 | 第63页 |
| 4.2 高性能流控机制 | 第63-67页 |
| 4.2.1 上位机主动参与的流控机制 | 第63-64页 |
| 4.2.2 高性能流控参数计算 | 第64-67页 |
| 4.3 本章小结 | 第67-69页 |
| 第五章 积木式动态参数数据处理设计 | 第69-75页 |
| 5.1 积木式设计 | 第69-70页 |
| 5.2 动态参数配置 | 第70-74页 |
| 5.2.1 参数介绍 | 第71-73页 |
| 5.2.2 模式转换精确性 | 第73-74页 |
| 5.3 本章小结 | 第74-75页 |
| 第六章 总结与展望 | 第75-77页 |
| 参考文献 | 第77-79页 |
| 致谢 | 第79-81页 |
| 作者简介 | 第81-82页 |
