混合型智能数据釆集处理模块的设计
| 摘要 | 第4-5页 |
| ABSTRACT | 第5页 |
| 第一章 绪论 | 第8-10页 |
| 1.1 课题的研究背景及意义 | 第8页 |
| 1.2 国内外的研究现状 | 第8-9页 |
| 1.3 本文研究工作及内容安排 | 第9-10页 |
| 第二章 开发背景 | 第10-19页 |
| 2.1 硬件开发环境 | 第10-11页 |
| 2.2 硬件开发基础 | 第11-19页 |
| 2.2.1 LRM模块 | 第12页 |
| 2.2.2 A/D转换 | 第12-14页 |
| 2.2.3 CAN总线 | 第14-15页 |
| 2.2.4 串口 | 第15-17页 |
| 2.2.5 以太网 | 第17页 |
| 2.2.6 PCI总线 | 第17-19页 |
| 第三章 系统架构 | 第19-38页 |
| 3.1 需求分析 | 第19页 |
| 3.2 系统硬件组成 | 第19-20页 |
| 3.3 核心板模块 | 第20-26页 |
| 3.4 A/D转换模块 | 第26-30页 |
| 3.5 CAN总线接口模块 | 第30-31页 |
| 3.6 RS-422串口接口模块 | 第31-32页 |
| 3.7 网络接口模块 | 第32-33页 |
| 3.8 PCI总线接口模块 | 第33-35页 |
| 3.9 系统硬件架构分析 | 第35-37页 |
| 3.10 本章小结 | 第37-38页 |
| 第四章 具体实现 | 第38-69页 |
| 4.1 核心板模块 | 第38-50页 |
| 4.1.1 电源电路 | 第38-39页 |
| 4.1.2 CPU电路 | 第39-44页 |
| 4.1.3 SRAM电路 | 第44-45页 |
| 4.1.4 NAND FLASH电路 | 第45页 |
| 4.1.5 CPLD电路 | 第45-50页 |
| 4.2 A/D转换模块电路 | 第50-52页 |
| 4.3 CAN总线接口模块电路 | 第52-54页 |
| 4.4 RS-422模块电路图 | 第54-56页 |
| 4.5 网络接口模块电路图 | 第56-57页 |
| 4.6 PCI总线接口模块电路图 | 第57-61页 |
| 4.7 PCB版图 | 第61-68页 |
| 4.8 本章小结 | 第68-69页 |
| 第五章 总结与展望 | 第69-72页 |
| 5.1 总结 | 第69-70页 |
| 5.2 展望 | 第70-72页 |
| 参考文献 | 第72-74页 |
| 致谢 | 第74-75页 |
