| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 第一章 绪论 | 第11-19页 |
| 1.1 研究背景和研究意义 | 第11-13页 |
| 1.1.1 数据中心 | 第11-13页 |
| 1.1.2 异构计算 | 第13页 |
| 1.2 国内外数据中心计算平台的发展情况及本文研究动机 | 第13-17页 |
| 1.2.1 数据中心计算平台的发展情况 | 第13-15页 |
| 1.2.2 对几种可用的计算资源的分析 | 第15-16页 |
| 1.2.3 本文研究动机 | 第16-17页 |
| 1.3 本文研究目标和主要研究内容 | 第17-19页 |
| 1.3.1 研究目标 | 第17页 |
| 1.3.2 主要研究内容 | 第17-18页 |
| 1.3.3 论文结构 | 第18-19页 |
| 第二章 相关概念介绍与分析 | 第19-29页 |
| 2.1 硬件加速 | 第19-20页 |
| 2.1.1 硬件加速的概念 | 第19页 |
| 2.1.2 硬件加速相关理论和应用 | 第19-20页 |
| 2.2 FPGA器件介绍 | 第20-23页 |
| 2.2.1 FPGA概述 | 第20-21页 |
| 2.2.2 Xilinx Zynq平台 | 第21-23页 |
| 2.3 部分重配置技术概述 | 第23-24页 |
| 2.4 高层次综合技术概述 | 第24-28页 |
| 2.4.1 发展过程 | 第24-26页 |
| 2.4.2 XILINX高级综合工具VIVADO HLS简介 | 第26-28页 |
| 2.5 本章小结 | 第28-29页 |
| 第三章 数据中心计算平台的FPGA加速方案 | 第29-37页 |
| 3.1 基于FPGA的加速途径探索 | 第29-33页 |
| 3.1.1 以空间换时间 | 第29-30页 |
| 3.1.2 将软件算法转化为硬件电路 | 第30页 |
| 3.1.3 以存储器换门电路 | 第30-32页 |
| 3.1.4 考虑实时减负 | 第32页 |
| 3.1.5 采用部分重配置技术 | 第32-33页 |
| 3.2 加速FPGA在数据中心计算平台的开发过程 | 第33-36页 |
| 3.2.1 基于IP集成的设计方法 | 第33-34页 |
| 3.2.2 软硬件协同设计 | 第34页 |
| 3.2.3 采用高层次综合技术 | 第34-36页 |
| 3.3 本章小结 | 第36-37页 |
| 第四章 部分可重配置技术的实现 | 第37-47页 |
| 4.1 基于VIVADO部分可重配置的设计流程 | 第37-39页 |
| 4.1.1 常见术语 | 第37-38页 |
| 4.1.2 部分可重配置的设计流程 | 第38-39页 |
| 4.1.3 使用部分重配置流程进行设计的注意事项 | 第39页 |
| 4.2 探索部分可重配置技术的实现 | 第39-46页 |
| 4.2.1 设计结构描述 | 第39-40页 |
| 4.2.2 设计代码 | 第40-42页 |
| 4.2.3 设计综合 | 第42-43页 |
| 4.2.4 实现第一个配置 | 第43-44页 |
| 4.2.5 实现第二个配置 | 第44-45页 |
| 4.2.6 生成比特流 | 第45页 |
| 4.2.7 下载配置比特流文件 | 第45页 |
| 4.2.8 实验总结 | 第45-46页 |
| 4.3 本章小结 | 第46-47页 |
| 第五章 高级综合技术的实现 | 第47-85页 |
| 5.1 基于高级综合技术的设计流程及可用的优化策略 | 第47-51页 |
| 5.1.1 设计流程 | 第47-48页 |
| 5.1.2 高级综合技术的优化策略 | 第48-51页 |
| 5.2 高级综合中C代码关键属性与硬件的对应关系 | 第51-52页 |
| 5.3 编写恰当的C源代码 | 第52-60页 |
| 5.3.1 可综合的编码要求 | 第53页 |
| 5.3.2 函数（Functions） | 第53-54页 |
| 5.3.3 循环 | 第54页 |
| 5.3.4 数组 | 第54-55页 |
| 5.3.5 数据类型 | 第55-56页 |
| 5.3.6 不支持的C结构 | 第56-60页 |
| 5.4 探索基于HLS的矩阵乘法的实现 | 第60-74页 |
| 5.4.1 设计矩阵相乘模型和测试文件 | 第60-63页 |
| 5.4.2 对C代码做功能仿真 | 第63-64页 |
| 5.4.3 设计综合 | 第64-68页 |
| 5.4.4 设计优化 | 第68-74页 |
| 5.5 探索基于HLS的BP神经网络算法的实现 | 第74-84页 |
| 5.5.1 BP神经网络 | 第74-77页 |
| 5.5.2 计算两个浮点数乘积的BP网络算法步骤 | 第77-78页 |
| 5.5.3 计算两个浮点数乘积的BP网络的代码实现 | 第78-82页 |
| 5.5.4 计算两个浮点数乘积的BP网络的仿真和综合 | 第82-84页 |
| 5.6 本章小结 | 第84-85页 |
| 第六章 总结与展望 | 第85-87页 |
| 6.1 全文总结 | 第85页 |
| 6.2 创新与不足 | 第85-86页 |
| 6.3 后续工作展望 | 第86-87页 |
| 致谢 | 第87-88页 |
| 参考文献 | 第88-91页 |
| 攻读硕士学位期间取得的成果 | 第91-92页 |
