| 摘要 | 第1-6页 |
| ABSTRACT | 第6-7页 |
| 目录 | 第7-10页 |
| 第1章 引言 | 第10-23页 |
| ·射频识别技术简介 | 第10-12页 |
| ·无源 RFID 系统简介 | 第12-19页 |
| ·无源 LF RFID 系统与无源 HF RFID 系统 | 第13页 |
| ·EPC UHF RFID: Class 1 Generation 2 协议简介 | 第13-18页 |
| ·无源 RFID 系统中的数字信号处理 | 第18页 |
| ·一个理想的无源 RFID 系统 | 第18-19页 |
| ·射频识别技术的发展 | 第19-20页 |
| ·射频识别技术国外发展现状 | 第19-20页 |
| ·射频识别技术国内发展现状 | 第20页 |
| ·本文的主要研究内容和创新点 | 第20-23页 |
| ·研究内容 | 第20-21页 |
| ·本文的贡献及创新点 | 第21-23页 |
| 第2章 UHF RFID 数字基带整体设计 | 第23-29页 |
| ·数字基带发送端设计 | 第23-26页 |
| ·帧头产生器 | 第23-25页 |
| ·CRCTOP 校验模块 | 第25-26页 |
| ·数字基带接收端设计 | 第26-28页 |
| ·DECODER 解码器 | 第26-27页 |
| ·S2P 串并转换模块 | 第27页 |
| ·RECEIVER_CTRL 模块 | 第27-28页 |
| ·本章小结 | 第28-29页 |
| 第3章 基于 FPGA 的系数固定的多频率成形滤波器设计 | 第29-44页 |
| ·系数固定的多频率滤波的成形滤波器的优点 | 第29-31页 |
| ·成形滤波器中可调频的原理 | 第31-32页 |
| ·成形滤波器的结构设计 | 第32-33页 |
| ·成形滤波器系数的设计 | 第33-38页 |
| ·成形滤波器的 FPGA 实现 | 第38-43页 |
| ·成形滤波器系数的量化 | 第38-39页 |
| ·成形滤波器的整体设计结构 | 第39-41页 |
| ·固定系数的多频率滤波器的实现验证 | 第41-43页 |
| ·本章小结 | 第43-44页 |
| 第4章 RFID 阅读器中具有帧尾检测机制的高速解码器设计 | 第44-59页 |
| ·具有帧尾检测机制的高速解码器的设计原理 | 第44-50页 |
| ·同时考虑 I/Q 两路信号的原因 | 第44-48页 |
| ·接收数据的同步信号提取、解码与帧尾检测 | 第48-50页 |
| ·带帧尾检测的高速解码器设计 | 第50-57页 |
| ·微分器的设计 | 第51-52页 |
| ·峰值检测器的设计 | 第52-53页 |
| ·信号重构器的设计 | 第53页 |
| ·信号选择器的设计 | 第53-54页 |
| ·解码模块的设计 | 第54-57页 |
| ·具有帧尾检测机制的高速解码器实验结果 | 第57-58页 |
| ·本章小结 | 第58-59页 |
| 第5章 无源 UHF RFID 系统测试 | 第59-78页 |
| ·无源 UHF RFID 系统实现平台 | 第59-65页 |
| ·作为控制中心的 PC 端 | 第60-61页 |
| ·协议控制中心 | 第61-63页 |
| ·数字基带的实现 | 第63-64页 |
| ·射频端以及天线 | 第64-65页 |
| ·无源 UHF RFID 系统命令的实现 | 第65-72页 |
| ·Read 动作整体流程的实际波形 | 第68-70页 |
| ·阅读器应答时序要求 | 第70-72页 |
| ·无源 UHF RFID 系统中的防碰撞机制 | 第72-74页 |
| ·无源 UHF RFID 系统测试结果 | 第74-77页 |
| ·本章小结 | 第77-78页 |
| 第6章 总结与展望 | 第78-80页 |
| ·论文总结 | 第78页 |
| ·展望 | 第78-80页 |
| 致谢 | 第80-81页 |
| 参考文献 | 第81-85页 |
| 附录一 | 第85页 |
