可重构片上系统的软硬件协同设计方法研究
| 摘要 | 第1-7页 |
| Abstract | 第7-12页 |
| 插图索引 | 第12-15页 |
| 附表索引 | 第15-16页 |
| 第1章 绪论 | 第16-36页 |
| ·研究背景及意义 | 第16-20页 |
| ·可重构硬件技术 | 第20-23页 |
| ·可重构硬件结构 | 第20-21页 |
| ·可重构方式分类 | 第21-23页 |
| ·可重构技术给设计带来的挑战 | 第23页 |
| ·面向RSoC的软硬件协同设计 | 第23-26页 |
| ·相关研究 | 第26-33页 |
| ·传统的软硬件协同设计方法研究 | 第26-27页 |
| ·面向RSoC的软硬件协同设计方法研究 | 第27-29页 |
| ·RSoC编程模型研究 | 第29-32页 |
| ·动态部分重构技术研究 | 第32-33页 |
| ·本文的主要工作 | 第33-35页 |
| ·论文结构 | 第35-36页 |
| 第2章 RSoC的软硬件协同设计自动化 | 第36-66页 |
| ·RSoC的软硬件统一编程模型 | 第36-43页 |
| ·编程模型概述 | 第36-37页 |
| ·编程模型的系统架构 | 第37-39页 |
| ·基于过程级编程模型的软硬件协同设计流程 | 第39-41页 |
| ·基于过程级编程模型的RSoC的集成开发环境 | 第41-43页 |
| ·软硬件协同函数库 | 第43-51页 |
| ·软硬件协同函数的封装 | 第43-44页 |
| ·软硬件函数的片上通信 | 第44-45页 |
| ·硬件函数接口过程 | 第45-50页 |
| ·对动态重构技术的支持 | 第50-51页 |
| ·软硬件协同函数的动态链接控制 | 第51-60页 |
| ·动态链接控制原理 | 第51-52页 |
| ·可执行链接格式 | 第52-56页 |
| ·动态链接过程 | 第56-59页 |
| ·动态链接控制方法 | 第59-60页 |
| ·实验及分析 | 第60-64页 |
| ·实验环境 | 第60-61页 |
| ·软硬件协同函数性能评测 | 第61-62页 |
| ·应用开发测试 | 第62-64页 |
| ·小结 | 第64-66页 |
| 第3章 软硬件划分算法 | 第66-84页 |
| ·软硬件划分问题概述 | 第66-69页 |
| ·软硬件划分问题定义 | 第66-68页 |
| ·已有的划分算法 | 第68-69页 |
| ·搜索空间平滑技术 | 第69-75页 |
| ·局部搜索原理 | 第69-72页 |
| ·针对软硬件划分问题的平滑操作 | 第72-74页 |
| ·渐进式搜索空间平滑策略的应用 | 第74-75页 |
| ·离散粒子群算法 | 第75-78页 |
| ·粒子群算法 | 第75-76页 |
| ·离散粒子群算法 | 第76-78页 |
| ·DPSO参数分析 | 第78页 |
| ·SSS+DPSO算法 | 第78-80页 |
| ·SSS+DPSO算法流程 | 第78-79页 |
| ·SSS+DPSO算法复杂度分析 | 第79-80页 |
| ·实验及分析 | 第80-82页 |
| ·实验方案 | 第80页 |
| ·求解质量比较 | 第80-82页 |
| ·运行时间比较 | 第82页 |
| ·小结 | 第82-84页 |
| 第4章 RSoC的动态部分重构 | 第84-107页 |
| ·动态部分重构技术概述 | 第84-88页 |
| ·动态部分可重构系统结构 | 第88-89页 |
| ·动态部分可重构系统设计方法 | 第89-91页 |
| ·基于JBits的设计方法 | 第89-90页 |
| ·基于差异的设计方法 | 第90页 |
| ·基于模块的设计方法 | 第90-91页 |
| ·基于EAPR的设计方法 | 第91页 |
| ·基于EAPR的动态部分可重构系统设计流程 | 第91-94页 |
| ·系统设计流程 | 第91-94页 |
| ·系统设计文件的组织结构 | 第94页 |
| ·动态部分可重构系统的应用实现 | 第94-105页 |
| ·数据加密标准应用 | 第95-103页 |
| ·音频滤波器系统 | 第103-105页 |
| ·小结 | 第105-107页 |
| 第5章 通过硬件加速的流数据管理系统 | 第107-122页 |
| ·Symbiote系统概述 | 第107-109页 |
| ·Symbiote系统结构 | 第109-112页 |
| ·混合数据模型 | 第110-111页 |
| ·查询处理器 | 第111-112页 |
| ·查询语言接口 | 第112页 |
| ·Symbiote的实时运行 | 第112页 |
| ·硬件函数—基于FPGA的数据过滤器 | 第112-118页 |
| ·DFU概述 | 第113-114页 |
| ·输入/输出FIFO | 第114-116页 |
| ·Multi-issue执行引擎 | 第116-117页 |
| ·指令发送层 | 第117页 |
| ·统计寄存器文件 | 第117-118页 |
| ·软硬件划分 | 第118-119页 |
| ·系统验证 | 第119-121页 |
| ·实验方案 | 第119页 |
| ·实验结果 | 第119-121页 |
| ·小结 | 第121-122页 |
| 结论 | 第122-126页 |
| 参考文献 | 第126-135页 |
| 致谢 | 第135-136页 |
| 附录A 攻读学位期间发表的论文和参加的科研工作 | 第136-137页 |
