| 摘要 | 第1-6页 |
| Abstract | 第6-11页 |
| 第1章 绪论 | 第11-22页 |
| ·课题的研究背景 | 第11-12页 |
| ·数字系统设计技术 | 第12-17页 |
| ·EDA工具的发展演变 | 第12-14页 |
| ·模拟技术概述 | 第14-16页 |
| ·基于布尔代数的定时分析模型和方法 | 第16-17页 |
| ·硬件描述语言简介 | 第17-20页 |
| ·硬件描述语言的特征 | 第18-19页 |
| ·硬件描述语言的设计流程 | 第19-20页 |
| ·本论文工作和内容安排 | 第20-22页 |
| 第2章 布尔过程理论及应用 | 第22-38页 |
| ·布尔过程论基本理论 | 第22-26页 |
| ·布尔过程 | 第22-24页 |
| ·波形多项式 | 第24-26页 |
| ·通路敏化波形生成算法 | 第26-31页 |
| ·通路敏化及其充要条件 | 第26-30页 |
| ·通路敏化波形的生成算法 | 第30-31页 |
| ·布尔过程论的理论拓展 | 第31-34页 |
| ·WFP偏导概念及偏导定义的敏化冒险概念 | 第31-33页 |
| ·WFP向量概念 | 第33页 |
| ·时序电路敏化定理 | 第33-34页 |
| ·布尔过程论的应用概述 | 第34-37页 |
| ·延迟分析 | 第35页 |
| ·波形模拟 | 第35-36页 |
| ·在其他方面的应用 | 第36-37页 |
| ·本章小结 | 第37-38页 |
| 第3章 模拟过程中的一些预处理问题和算法 | 第38-46页 |
| ·门级延迟模型 | 第38-39页 |
| ·组合逻辑的层次结构处理 | 第39-40页 |
| ·同步时序电路的处理 | 第40-42页 |
| ·同步时序电路模拟的前提 | 第40-41页 |
| ·同步时序电路的波形模拟算法 | 第41页 |
| ·最小时钟周期的确定 | 第41-42页 |
| ·竞争冒险 | 第42-45页 |
| ·险象的产生 | 第42-43页 |
| ·险象的分类 | 第43页 |
| ·布尔过程中的竞争冒险 | 第43-44页 |
| ·Verilog HDL模拟中的竞争 | 第44-45页 |
| ·本章小结 | 第45-46页 |
| 第4章 改进的层次化延迟分析方法 | 第46-58页 |
| ·改进的解析延迟模型 | 第46-48页 |
| ·精确延迟模型的重要性 | 第46-47页 |
| ·解析延迟模型的改进 | 第47-48页 |
| ·组合电路的层次化延迟分析方法 | 第48-53页 |
| ·子电路的延迟矩阵 | 第48-51页 |
| ·基于延迟矩阵的层次化延迟分析方法 | 第51-53页 |
| ·实验结果 | 第53-57页 |
| ·Matlab简介及在电路分析中的应用 | 第53-54页 |
| ·实验软件系统的建立 | 第54-55页 |
| ·实验数据及分析 | 第55-57页 |
| ·本章小结 | 第57-58页 |
| 第5章 基于布尔过程Verilog/VHDL波形模拟的实现 | 第58-68页 |
| ·Verilog/VHDL的波形表示方法 | 第58-60页 |
| ·波形的产生 | 第58-60页 |
| ·波形的表示 | 第60页 |
| ·确定延迟模型和测试基准 | 第60-62页 |
| ·波形敏化方法确定最小时钟周期 | 第62-63页 |
| ·实验用例和结果分析 | 第63-67页 |
| ·组合电路的波形模拟实例 | 第63-65页 |
| ·同步时序电路的波形模拟实例 | 第65-67页 |
| ·本章小结 | 第67-68页 |
| 结论 | 第68-70页 |
| 参考文献 | 第70-74页 |
| 攻读硕士学位期间发表的论文及科研情况 | 第74-75页 |
| 致谢 | 第75页 |