基于FPGA的FFT设计与实现
| 声明 | 第1页 |
| 学位论文使用授权声明 | 第2-3页 |
| 摘要 | 第3-4页 |
| Abstract | 第4-7页 |
| 第1章 绪论 | 第7-11页 |
| ·课题的提出 | 第7-8页 |
| ·FFT算法的研究现状 | 第8页 |
| ·FFT处理器的发展现状 | 第8-9页 |
| ·FPGA实现FFT的优越性 | 第9-10页 |
| ·本文研究的主要内容及主要工作 | 第10-11页 |
| 第2章 现场可编程逻辑门阵列(FPGA)技术 | 第11-18页 |
| ·FPGA器件简介 | 第11-13页 |
| ·FPGA的基本结构 | 第11-12页 |
| ·FPGA器件的性能特点 | 第12-13页 |
| ·IP复用技术 | 第13页 |
| ·Virtex Ⅱ系列FPGA结构 | 第13-16页 |
| ·基于FPGA的系统的开发 | 第16-17页 |
| ·硬件描述语言Verilog HDL | 第17页 |
| ·本章小结 | 第17-18页 |
| 第3章 FFT算法原理及其硬件结构设计 | 第18-31页 |
| ·FFT算法基本原理 | 第18-26页 |
| ·基-2时间抽取FFT算法 | 第18-22页 |
| ·基-2频率抽取FFT算法 | 第22-24页 |
| ·FFT实际使用中的一些问题 | 第24-26页 |
| ·FFT的硬件实现结构 | 第26-27页 |
| ·FFT硬件处理系统的优化 | 第27-30页 |
| ·提高FFT处理速度的措施 | 第27-28页 |
| ·减少FFT硬件消耗的方案 | 第28-29页 |
| ·提高FFT运算精度的方案 | 第29-30页 |
| ·本章小结 | 第30-31页 |
| 第4章 FFT处理器的FPGA设计及实现 | 第31-58页 |
| ·FFT处理器总体设计 | 第31-33页 |
| ·FFT处理器设计特点 | 第32页 |
| ·FFT处理器工作过程 | 第32-33页 |
| ·蝶形运算单元设计 | 第33-37页 |
| ·乘法器设计 | 第33-34页 |
| ·蝶形运算单元流水线设计 | 第34-35页 |
| ·蝶形运算单元实现 | 第35-37页 |
| ·块浮点单元设计 | 第37-41页 |
| ·块浮点结构原理 | 第37页 |
| ·块浮点结构实现 | 第37-40页 |
| ·误差分析 | 第40-41页 |
| ·地址产生单元设计 | 第41-44页 |
| ·蝶形运算数据的地址设计 | 第41-43页 |
| ·倒序输出地址设计 | 第43-44页 |
| ·双口RAM模块设计 | 第44-46页 |
| ·BLOCK RAM | 第44-45页 |
| ·双口RAM的乒乓结构 | 第45-46页 |
| ·数据切换模块 | 第46-47页 |
| ·ROM模块设计 | 第47-51页 |
| ·旋转因子的计算 | 第47-48页 |
| ·ROM设计 | 第48-49页 |
| ·减少旋转因子的读取操作 | 第49-51页 |
| ·时序控制单元设计 | 第51-52页 |
| ·DCM设计 | 第52-53页 |
| ·512点FFT系统实现 | 第53-55页 |
| ·IFFT和实序列FFT的实现 | 第55-56页 |
| ·本章小节 | 第56-58页 |
| 第5章 FFT系统仿真测试 | 第58-69页 |
| ·FFT处理器系统性能分析 | 第58-59页 |
| ·资源利用情况 | 第58-59页 |
| ·速度运行情况 | 第59页 |
| ·FPGA仿真验证 | 第59-60页 |
| ·测试结果及分析 | 第60-68页 |
| ·正弦信号的仿真测试 | 第60-65页 |
| ·三角信号的仿真测试 | 第65-68页 |
| ·本章小结 | 第68-69页 |
| 结束语 | 第69-70页 |
| 致谢 | 第70-71页 |
| 参考文献 | 第71-73页 |
| 本文作者硕士期间论文发表情况 | 第73页 |
