| 摘要 | 第1-4页 |
| Abstract | 第4-5页 |
| 目录 | 第5-8页 |
| 第一章 绪论 | 第8-14页 |
| ·课题背景及来源 | 第8-10页 |
| ·浮点处理器的应用 | 第10-11页 |
| ·论文研究的内容及意义 | 第11-12页 |
| ·设计思路及实现手段 | 第12页 |
| ·论文结构安排 | 第12-14页 |
| 第二章 整体结构 | 第14-19页 |
| ·PowerPc603e整体结构 | 第14页 |
| ·设计指标 | 第14-17页 |
| ·FPU与外部的接口 | 第17-18页 |
| ·小结 | 第18-19页 |
| 第三章 算法分析及实现 | 第19-28页 |
| ·PowerPC603e的浮点数据格式 | 第19页 |
| ·改进的Booth2算法 | 第19-24页 |
| ·算法描述 | 第20-22页 |
| ·算法证明 | 第22-24页 |
| ·Goldschmidt算法 | 第24-27页 |
| ·除法/倒数运算的数学基础 | 第24页 |
| ·除法/倒数运算实现 | 第24-25页 |
| ·倒数平方根运算的数学基础 | 第25页 |
| ·倒数平方根运算实现 | 第25-27页 |
| ·小结 | 第27-28页 |
| 第四章 数据通路的设计与实现 | 第28-48页 |
| ·乘加单元尾数部分详细设计 | 第28-44页 |
| ·部分积产生和选择单元 | 第28页 |
| ·华莱士树压缩 | 第28-34页 |
| ·华莱士压缩器 | 第30-32页 |
| ·华莱士树压缩 | 第32-34页 |
| ·161bit右移移位器 | 第34-35页 |
| ·部分译码方式 | 第34页 |
| ·右移移位器的特殊实现形式 | 第34-35页 |
| ·3-2压缩单元 | 第35-37页 |
| ·加法电路 | 第37-40页 |
| ·加法电路原理 | 第37页 |
| ·有效操作的产生 | 第37-38页 |
| ·106加法器的实现 | 第38页 |
| ·55bit加一器 | 第38-40页 |
| ·161bit前导零判断(Leading Zero Detector) | 第40-42页 |
| ·第一种实现 | 第40-41页 |
| ·第二种实现 | 第41-42页 |
| ·第三种实现 | 第42页 |
| ·161bit左移移位器 | 第42-44页 |
| ·部分译码实现 | 第42-43页 |
| ·左移移位器的特殊实现 | 第43-44页 |
| ·舍入 | 第44页 |
| ·乘加单元指数部分详细设计 | 第44-47页 |
| ·FPU中对阶方式的描述 | 第45页 |
| ·传统的对阶方式 | 第45页 |
| ·改进的对阶方式 | 第45页 |
| ·指数部分的实现 | 第45-47页 |
| ·指数产生单元 | 第46页 |
| ·指数选择单元 | 第46-47页 |
| ·指数调整单元 | 第47页 |
| ·小结 | 第47-48页 |
| 第五章 控制通路的设计与实现 | 第48-58页 |
| ·状态机产生 | 第48-50页 |
| ·译码 | 第50-54页 |
| ·数据寄存器相关 | 第50-51页 |
| ·算术指令之间处理数据寄存器相关的方法 | 第51-52页 |
| ·Load指令处理数据寄存器相关的方法 | 第52-54页 |
| ·异常处理及舍入 | 第54-57页 |
| ·浮点状态控制寄存器 | 第54页 |
| ·无效操作异常和除零异常 | 第54-55页 |
| ·上溢下溢和不精确异常 | 第55-56页 |
| ·上溢 | 第55页 |
| ·下溢 | 第55页 |
| ·不精确异常 | 第55-56页 |
| ·异常处理的实现 | 第56-57页 |
| ·小结 | 第57-58页 |
| 第六章 测试与综合 | 第58-67页 |
| ·系统仿真方法及TESTBENCH设计 | 第58-64页 |
| ·系统仿真方法 | 第59页 |
| ·TestBench设计 | 第59-64页 |
| ·仿真的体会 | 第64页 |
| ·系统的综合 | 第64-66页 |
| ·小结 | 第66-67页 |
| 第七章 结束语 | 第67-68页 |
| 致谢 | 第68-69页 |
| 参考文献 | 第69-71页 |