| 摘要 | 第1-8页 |
| ABSTRACT | 第8-12页 |
| 第一章 引言 | 第12-14页 |
| 第二章 可测性设计综述 | 第14-34页 |
| ·可测性设计相关概念 | 第14-15页 |
| ·可测性设计方法 | 第15-34页 |
| ·可测性设计的专门方法（Ad-hoc） | 第15-17页 |
| ·结构化可测性设计方法 | 第17-18页 |
| ·扫描技术 | 第18-21页 |
| ·内建自测试（BIST，Build-In-Self-Test） | 第21-23页 |
| ·逻辑内建自测试（LBIST，Logic BIST） | 第23-25页 |
| ·存储器内建自测试（MBIST，Memory BIST） | 第25-29页 |
| ·边界扫描（Boundary Scan） | 第29-34页 |
| 第三章 K68 芯片测试结构总体设计 | 第34-39页 |
| ·K68 芯片结构介绍 | 第34-35页 |
| ·K68 芯片的测试需求分析 | 第35-37页 |
| ·DFT 设计工具 | 第37-38页 |
| ·本章小结 | 第38-39页 |
| 第四章 内部扫描的实现 | 第39-47页 |
| ·时钟结构 | 第39-40页 |
| ·TRANSITION 测试. | 第40-41页 |
| ·OCC 电路 | 第41-45页 |
| ·扫描模式的DFT 配置 | 第45页 |
| ·覆盖率的提升 | 第45-46页 |
| ·本章小结 | 第46-47页 |
| 第五章 MBIST 的实现 | 第47-62页 |
| ·微码ROM 的测试 | 第47页 |
| ·RAMS 的测试 | 第47-60页 |
| ·Full-speed 设计 | 第49-52页 |
| ·mbist 同步复位撤离 | 第52页 |
| ·March-lr 和March-112 算法实现 | 第52-60页 |
| ·BIST 的启动和观测 | 第60-61页 |
| ·本章小结 | 第61-62页 |
| 第六章 边界扫描的实现 | 第62-72页 |
| ·边界扫描结构的实现 | 第62-67页 |
| ·JTAG 电路的结构 | 第62-63页 |
| ·边界扫描寄存器 | 第63-67页 |
| ·边界扫描指令及其实现 | 第67-71页 |
| ·边界扫描指令 | 第67-70页 |
| ·用户自定义指令 | 第70页 |
| ·ARM JTAG 和芯片JTAG 的选择 | 第70-71页 |
| ·小结 | 第71-72页 |
| 第七章 低功耗测试的支持 | 第72-75页 |
| 本章小结 | 第74-75页 |
| 第八章 全文总结 | 第75-77页 |
| ·全文工作总结 | 第75页 |
| ·未来工作展望 | 第75-77页 |
| 参考文献 | 第77-79页 |
| 符号与标记（附录1） | 第79-80页 |
| 致谢 | 第80-81页 |
| 攻读硕士学位期间已发表或录用的论文 | 第81页 |
