| 摘要 | 第5-6页 |
| Abstract | 第6页 |
| 第一章 绪论 | 第9-15页 |
| 1.1 研究背景及意义 | 第9-11页 |
| 1.2 神经网络研究现状 | 第11-13页 |
| 1.2.1 数字系统 | 第11-12页 |
| 1.2.2 模拟系统 | 第12-13页 |
| 1.2.3 模拟/数字混合系统 | 第13页 |
| 1.3 论文的主要工作 | 第13-15页 |
| 第二章 神经网络处理器NVDLA | 第15-26页 |
| 2.1 NVDLA简介 | 第15-16页 |
| 2.1.1 NVDLA总览 | 第15页 |
| 2.1.2 硬件构造简介 | 第15-16页 |
| 2.1.3 软件设计简介 | 第16页 |
| 2.2 硬件结构 | 第16-18页 |
| 2.3 硬件系统功能 | 第18-22页 |
| 2.3.1 功能总览 | 第18页 |
| 2.3.2 功能说明 | 第18-22页 |
| 2.4 软件工具介绍 | 第22-25页 |
| 2.4.1 编译工具 | 第23页 |
| 2.4.2 运行环境 | 第23-25页 |
| 2.5 本章小结 | 第25-26页 |
| 第三章 面向神经网络的近似乘法器设计 | 第26-47页 |
| 3.1 近似乘法器研究现状及简介 | 第26-30页 |
| 3.1.1 对数乘法器 | 第26-27页 |
| 3.1.2 改进型静态片段法 | 第27页 |
| 3.1.3 动态范围无偏乘法器 | 第27-28页 |
| 3.1.4 迭代对数乘法器 | 第28页 |
| 3.1.5 基于取整的乘法器 | 第28-29页 |
| 3.1.6 高准确率近似乘法器 | 第29页 |
| 3.1.7 适用于神经网络的近似乘法器 | 第29-30页 |
| 3.2 近似乘法器的改进 | 第30-34页 |
| 3.2.1 近似乘法器数学逻辑的改进 | 第30-31页 |
| 3.2.2 近似乘法器电路结构的改进 | 第31-34页 |
| 3.3 EILM内部的各模块设计 | 第34-38页 |
| 3.3.1 移位器模块 | 第34-35页 |
| 3.3.2 控制模块 | 第35-36页 |
| 3.3.3 加法器模块 | 第36-37页 |
| 3.3.4 优先编码器模块 | 第37-38页 |
| 3.4 EILM与ILM的前仿真及对比 | 第38-44页 |
| 3.4.1 仿真的参数设置及初步结果 | 第38-39页 |
| 3.4.2 误差分析与对比 | 第39-40页 |
| 3.4.3 不同条件下的功耗对比 | 第40-42页 |
| 3.4.4 不同条件下的延迟对比 | 第42-44页 |
| 3.4.5 综合对比 | 第44页 |
| 3.5 EILM版图的设计 | 第44-46页 |
| 3.6 本章小结 | 第46-47页 |
| 第四章 NVDLA中应用近似乘法器的CMAC物理设计及仿真 | 第47-53页 |
| 4.1 CMAC模块的逻辑设计及物理实现 | 第47-50页 |
| 4.1.1 逻辑设计 | 第47-49页 |
| 4.1.2 物理实现 | 第49-50页 |
| 4.2 计算模块的仿真及结果比较 | 第50-52页 |
| 4.3 本章小结 | 第52-53页 |
| 第五章 总结与展望 | 第53-55页 |
| 5.1 总结 | 第53页 |
| 5.2 展望 | 第53-55页 |
| 致谢 | 第55-56页 |
| 参考文献 | 第56-59页 |
| 附录 | 第59-71页 |
| 作者简介 | 第71页 |