| 摘要 | 第4-5页 |
| Abstract | 第5-6页 |
| 第1章 绪论 | 第9-13页 |
| 1.1 微机电系统及加速度计简介 | 第9-10页 |
| 1.2 MEMS加速度计研究意义 | 第10页 |
| 1.3 国内外研究现状 | 第10-12页 |
| 1.4 本文主要研究内容 | 第12页 |
| 1.5 本文内容结构 | 第12-13页 |
| 第2章 MEMS加速度传感器模型建立 | 第13-25页 |
| 2.1 基于VerilogA电容式加速度传感器模型建立 | 第13-18页 |
| 2.1.1 建模采用描述语言的确定 | 第13-14页 |
| 2.1.2 传感器中力学系统的建模 | 第14-16页 |
| 2.1.3 传感器中检测电容的建模 | 第16-17页 |
| 2.1.4 传感器中极板间静电力的建模 | 第17-18页 |
| 2.2 本设计所采用电容式加速度传感器的建模及仿真 | 第18-24页 |
| 2.3 本章小结 | 第24-25页 |
| 第3章 闭环加速度计行为级设计 | 第25-44页 |
| 3.1 加速度计读出电路结构的确定 | 第25-26页 |
| 3.2 闭环加速度计相关模块及参数的确定 | 第26-34页 |
| 3.2.1 电源及共模电压的确定 | 第27-28页 |
| 3.2.2 动态范围及分辨率的确定 | 第28页 |
| 3.2.3 稳定补偿及PD控制器的引入 | 第28-30页 |
| 3.2.4 环路增益的确定及各级增益的分配 | 第30-34页 |
| 3.3 系统各级具体电路实现结构的确定及仿真验证 | 第34-40页 |
| 3.3.1 电容电压转化模块设计 | 第34-38页 |
| 3.3.2 带有一定增益的低通滤波器设计 | 第38-40页 |
| 3.3.3 PD控制器设计 | 第40页 |
| 3.4 系统级整体设计方案的确立及仿真验证 | 第40-43页 |
| 3.5 本章小结 | 第43-44页 |
| 第4章 闭环加速度计读出电路的具体电路实现 | 第44-69页 |
| 4.1 CSA中运放电路的设计 | 第44-49页 |
| 4.1.1 交流小信号分析 | 第45-46页 |
| 4.1.2 噪声分析 | 第46-48页 |
| 4.1.3 线性度分析 | 第48-49页 |
| 4.2 采样保持电路的设计 | 第49-56页 |
| 4.2.1 采样时序的确立 | 第50-51页 |
| 4.2.2 采样开关的选择 | 第51-54页 |
| 4.2.3 采样电压缓冲器设计 | 第54-56页 |
| 4.3 可调增益有源滤波器的设计 | 第56-59页 |
| 4.3.1 滤波器中全差分运放的设计 | 第56-57页 |
| 4.3.2 增益可调模块设计 | 第57-59页 |
| 4.4 其他辅助电路设计 | 第59-63页 |
| 4.4.1 时钟发生器的设计 | 第59-63页 |
| 4.4.2 矩阵补偿电容设计 | 第63页 |
| 4.5 读出电路整体结构仿真 | 第63-67页 |
| 4.6 本章小结 | 第67-69页 |
| 第5章 版图设计及仿真验证 | 第69-81页 |
| 5.1 整体版图规划设计 | 第69页 |
| 5.2 基本单元的版图设计 | 第69-73页 |
| 5.2.1 MOS管 | 第70-71页 |
| 5.2.2 电阻 | 第71-73页 |
| 5.2.3 电容 | 第73页 |
| 5.3 信号及电源线的版图设计 | 第73-77页 |
| 5.3.1 信号线 | 第73-75页 |
| 5.3.2 电源线 | 第75-76页 |
| 5.3.3 保护环 | 第76-77页 |
| 5.4 加速度计整体版图设计 | 第77-78页 |
| 5.5 加速度计读出电路后仿结果 | 第78-80页 |
| 5.6 本章小结 | 第80-81页 |
| 结论 | 第81-83页 |
| 参考文献 | 第83-87页 |
| 攻读硕士期间所发表的学术论文 | 第87-89页 |
| 致谢 | 第89页 |