基于FPGA的SoC原型验证平台设计与实现
| 摘要 | 第3-4页 |
| Abstract | 第4页 |
| 第一章 绪论 | 第7-11页 |
| 1.1 课题研究背景及意义 | 第7-8页 |
| 1.2 国内外研究状况 | 第8-9页 |
| 1.3 课题主要工作及章节安排 | 第9-11页 |
| 第二章 SOC 验证技术研究 | 第11-17页 |
| 2.1 验证概述 | 第11-12页 |
| 2.2 常用验证技术 | 第12-15页 |
| 2.3 验证层次 | 第15-16页 |
| 2.4 本章小结 | 第16-17页 |
| 第三章 FPGA 器件及其开发流程 | 第17-23页 |
| 3.1 FPGA 的发展及应用 | 第17-18页 |
| 3.2 FPGA 工作原理和芯片结构 | 第18-20页 |
| 3.2.1 FPGA 工作原理 | 第18-19页 |
| 3.2.2 FPGA 芯片结构 | 第19-20页 |
| 3.3 FPGA 的开发流程 | 第20-22页 |
| 3.4 本章小结 | 第22-23页 |
| 第四章 SOC 原型验证平台硬件设计 | 第23-45页 |
| 4.1 验证平台的总体结构 | 第23-24页 |
| 4.2 主、辅 FPGA 器件主要特性 | 第24页 |
| 4.3 电源系统设计 | 第24-29页 |
| 4.3.1 FPGA 的电源设计 | 第24-28页 |
| 4.3.2 电压调节设计 | 第28-29页 |
| 4.4 FPGA 配置电路设计 | 第29-31页 |
| 4.5 存储功能模块设计 | 第31-36页 |
| 4.5.1 DDR3 内存颗粒模块 | 第31-32页 |
| 4.5.2 DDR3 内存条模块 | 第32-33页 |
| 4.5.3 FLASH 模块 | 第33-34页 |
| 4.5.4 SD 记忆卡接口模块 | 第34-36页 |
| 4.6 通信功能模块设计 | 第36-42页 |
| 4.6.1 以太网接口模块 | 第36-37页 |
| 4.6.2 USB 接口模块 | 第37-39页 |
| 4.6.3 PCI_e 接口模块 | 第39-40页 |
| 4.6.4 SFP 光模块接口模块 | 第40-41页 |
| 4.6.5 USB-to-UART 接口模块 | 第41-42页 |
| 4.7 时钟和复位系统设计 | 第42-44页 |
| 4.7.1 时钟系统 | 第42-43页 |
| 4.7.2 复位系统 | 第43-44页 |
| 4.8 其他模块 | 第44页 |
| 4.9 本章小结 | 第44-45页 |
| 第五章 验证平台实现及部分模块调试 | 第45-59页 |
| 5.1 验证平台的实现 | 第45-48页 |
| 5.1.1 设计工具的使用 | 第45页 |
| 5.1.2 原理图的设计 | 第45-47页 |
| 5.1.3 PCB 的设计 | 第47-48页 |
| 5.1.4 信号完整性分析 | 第48页 |
| 5.2 调试软件和方法 | 第48-49页 |
| 5.3 DDR3 调试分析 | 第49-54页 |
| 5.3.1 DDR3 的工作状态及控制器 | 第49-51页 |
| 5.3.2 DDR3 调试方法及结果分析 | 第51-54页 |
| 5.4 以太网接口调试分析 | 第54-57页 |
| 5.4.1 以太网数据帧格式及以太网控制器 | 第54-55页 |
| 5.4.2 GMII 模式调试方法及结果分析 | 第55-57页 |
| 5.5 本章小结 | 第57-59页 |
| 第六章 结束语 | 第59-61页 |
| 附录A SOC 原型验证平台母板实物图 | 第61-63页 |
| 致谢 | 第63-65页 |
| 参考文献 | 第65-68页 |
