| 中文摘要 | 第4-5页 |
| Abstract | 第5-6页 |
| 第一章 引言 | 第9-13页 |
| 1.1 技术手段及平台 | 第9-11页 |
| 1.2 研究的目的及要解决的问题 | 第11-12页 |
| 1.3 课题主要内容和工作 | 第12页 |
| 1.4 论文章节安排 | 第12-13页 |
| 第二章 UART 协议 FPGA 实现方案的研究 | 第13-33页 |
| 2.1 UART 通信概述 | 第13-14页 |
| 2.2 实现 UART 方案一 | 第14-20页 |
| 2.2.1 设计思想 | 第14-15页 |
| 2.2.2 接收模块的设计及 VHDL 实现流程图 | 第15-16页 |
| 2.2.3 发送模块的设计及实现流程图 | 第16-18页 |
| 2.2.4 方案一的缺点分析 | 第18-20页 |
| 2.3 实现 UART 方案二——改进型 | 第20-27页 |
| 2.3.1 方案二的设计思想 | 第20-21页 |
| 2.3.2 接收模块的设计 | 第21-25页 |
| 2.3.3 发送模块的设计 | 第25-27页 |
| 2.4 针对异步复位的亚稳态问题进行代码优化 | 第27-32页 |
| 2.4.1 亚稳态发生概率 | 第29-31页 |
| 2.4.2 双级寄存器同步法 | 第31-32页 |
| 2.5 小结 | 第32-33页 |
| 第三章 改进型 UART 的 FPGA 实现及验证 | 第33-44页 |
| 3.1 平台简介 | 第33-34页 |
| 3.2 改进方案的 FPGA 实现 | 第34-39页 |
| 3.2.1 波特率发生器（分频模块）的实现 | 第34-35页 |
| 3.2.2 接收模块的实现 | 第35-37页 |
| 3.2.3 发送模块的实现 | 第37-39页 |
| 3.3 用串口终端调试验证 | 第39-43页 |
| 3.3.1 接收模块的验证 | 第39-42页 |
| 3.3.2 发送模块的验证 | 第42-43页 |
| 3.4 小结 | 第43-44页 |
| 第四章 基于 FPGA 的 IO 扩展硬件系统的实现 | 第44-67页 |
| 4.1 总体设计方案 | 第44-45页 |
| 4.2 FPGA 部分硬件设计 | 第45-63页 |
| 4.2.1 电源模块 | 第46-51页 |
| 4.2.2 系统时钟模块 | 第51-52页 |
| 4.2.3 Flash 加载模块 | 第52-61页 |
| 4.2.4 复位模块及芯片其它专用引脚的设置 | 第61-63页 |
| 4.3 CT 机病床控制系统的硬件实现 | 第63-65页 |
| 4.3.1 CT 机病床功能简介 | 第63-64页 |
| 4.3.2 主控电路板设计结构 | 第64-65页 |
| 4.4 小结 | 第65-67页 |
| 第五章 总结与展望 | 第67-69页 |
| 5.1 总结 | 第67-68页 |
| 5.2 展望 | 第68-69页 |
| 参考文献 | 第69-72页 |
| 攻读学位期间公开参与发表的论文 | 第72-73页 |
| 致谢 | 第73-74页 |
