首页--工业技术论文--无线电电子学、电信技术论文--基本电子电路论文--调制技术与调制器、解调技术与解调器论文--编码器论文

最小权重编码与栈式自动编码器的并行实现

摘要第5-6页
ABSTRACT第6-7页
符号对照表第10-11页
缩略语对照表第11-14页
第一章 绪论第14-18页
    1.1 研究背景及意义第14-15页
    1.2 并行加速现状第15-16页
    1.3 本文主要工作第16-18页
第二章 系统涉及的并行加速方法第18-30页
    2.1 天河二号超级计算机第18-20页
        2.1.1 天河二号介绍第18页
        2.1.2 天河二号系统配置第18-19页
        2.1.3 本文选用天河二号的原因第19页
        2.1.4 天河二号环境配置第19-20页
    2.2 Intel众核协处理器MIC第20-21页
    2.3 常用深度学习开源库介绍第21-23页
    2.4 深度学习开源库通用加速原理第23-26页
        2.4.1 声明式编程与命令式编程第23-24页
        2.4.2 网络模型存储优化第24-25页
        2.4.3 参数更新优化第25页
        2.4.4 命令式和声明式编程的选用第25页
        2.4.5 运算粒度的选择第25-26页
        2.4.6 数据流图的编译和优化第26页
        2.4.7 使用表达式模板第26页
        2.4.8 混合多种优化模式第26页
    2.5 常用深度学习开源库性能比较第26-29页
        2.5.1 不同深度学习开源库的分类第26-27页
        2.5.2 Tensor Flow与其它库的比较第27-28页
        2.5.3 MXNet与其它库的比较第28页
        2.5.4 DL4J与其它库的比较第28-29页
    2.6 本章小结第29-30页
第三章 天河二号上计算最小权重编码第30-38页
    3.1 LDPC码介绍第30-31页
    3.2 EG-LDPC码特性第31-32页
    3.3 系统实现需求第32页
    3.4 项目开发环境与选用原因第32-34页
    3.5 系统的框架流程与模块设计第34-37页
    3.6 系统实现效果与分析第37页
    3.7 本章小节第37-38页
第四章 自动编码器在显著性检测中的并行实现第38-60页
    4.1 视觉显著性的研究现状第39-41页
    4.2 基于中心-周边对比的栈式自动编码器第41-45页
    4.3 系统实现需求第45-46页
    4.4 栈式自动编码器CPU多核并行加速第46-49页
        4.4.1 系统的框架流程与设计第46-48页
        4.4.2 系统实现效果与分析第48-49页
    4.5 基于Tensor Flow的栈式自动编码器的并行实现第49-54页
        4.5.1 项目开发环境与选用原因第49-50页
        4.5.2 系统的框架流程与模块设计第50-52页
        4.5.3 系统实现效果与分析第52-54页
    4.6 自动编码器在MXNet框架上的并行实现第54-58页
        4.6.1 系统实现需求第54页
        4.6.2 系项目开发环境与选用原因第54-55页
        4.6.3 系统实现效果与分析第55-58页
    4.7 本章小结第58-60页
第五章 总结与展望第60-63页
    5.1 本文工作总结第60-61页
    5.2 未来工作展望第61-63页
参考文献第63-68页
致谢第68-70页
作者简介第70-71页

论文共71页,点击 下载论文
上一篇:基于JTAG的DSP和ARM芯片引脚故障注入技术研究
下一篇:非均匀带宽数字信道化器的FPGA设计与实现