摘要 | 第5-6页 |
ABSTRACT | 第6页 |
第一章 绪论 | 第10-15页 |
1.1 引言 | 第10页 |
1.2 系统的设计思想及架构 | 第10-13页 |
1.2.1 主要特点 | 第10-11页 |
1.2.2 系统整体解决方案 | 第11页 |
1.2.3 系统整体架构框图 | 第11-13页 |
1.3 本章小结 | 第13-15页 |
第二章 FPGA 及其开发平台 | 第15-28页 |
2.1 可编程逻辑器件(FPGA)的发展 | 第15-17页 |
2.2 FPGA 结构及原理 | 第17页 |
2.2.1 可配置逻辑块(CLB) | 第17页 |
2.2.2 完整的时钟管理 | 第17页 |
2.3 SPARTAN 3E FPGA 芯片介绍 | 第17-24页 |
2.3.1 Spartan 3E 芯片内部结构 | 第18-19页 |
2.3.2 输入/输出块(IOBs) | 第19-21页 |
2.3.3 可配置逻辑块(CLB)和 Slice 资源 | 第21页 |
2.3.4 RAM 块 | 第21-22页 |
2.3.5 专用乘法器 | 第22-23页 |
2.3.6 数字时钟管理单元 | 第23-24页 |
2.4 SPARTAN 3E FPGA 的开发平台 | 第24-27页 |
2.4.1 扩展外部接口 | 第25-26页 |
2.4.2 开发流程 | 第26-27页 |
2.5 本章小结 | 第27-28页 |
第三章 ATA 接口协议研究 | 第28-44页 |
3.1 ATA 协议简介 | 第28-29页 |
3.2 ATA 物理接口 | 第29-31页 |
3.2.1 ATA 电源接口 | 第29页 |
3.2.2 ATA 接口信号定义 | 第29-31页 |
3.3 ATA 协议的寄存器模型 | 第31-34页 |
3.4 ATA 接口读写时序 | 第34-40页 |
3.4.1 PIO 模式 | 第34-35页 |
3.4.2 DMA 模式 | 第35-36页 |
3.4.3 Ultra DMA 模式 | 第36-40页 |
3.5 硬盘的寻址方式 | 第40-42页 |
3.6 硬盘操作常用命令 | 第42-43页 |
3.7 本章小结 | 第43-44页 |
第四章 FPGA 实现 IDE 接口 | 第44-58页 |
4.1 FPGA 内部框图 | 第44-46页 |
4.2 FPGA 工作流程 | 第46-52页 |
4.2.1 PIO 命令处理流程 | 第48-50页 |
4.2.2 Ultra DMA 命令处理流程 | 第50-52页 |
4.3 FPGA 中控制模块的实现 | 第52-55页 |
4.4 编程中需要注意的几点 | 第55-57页 |
4.5 本章小结 | 第57-58页 |
第五章 加密模块的实现和嵌入 | 第58-87页 |
5.1 RIJNDAEL AES 算法设计 | 第58-64页 |
5.1.1 Rijndael AES 算法的加密过程 | 第59-63页 |
5.1.2 密钥扩展 ExpandedKey() | 第63-64页 |
5.1.3 Rijndeal AES 算法解密过程 | 第64页 |
5.2 RIJNDEAL AES 算法的硬件实现 | 第64-72页 |
5.2.1 加密模块接口的设计 | 第64-65页 |
5.2.2 加密模块功能的硬件实现 | 第65-70页 |
5.2.3 密钥扩展的硬件实现 | 第70-72页 |
5.3 数据流加/解密的实现 | 第72-76页 |
5.3.1 明文数据加密过程的实现 | 第72-73页 |
5.3.2 数据在加密过程中的转换 | 第73-74页 |
5.3.3 密钥扩展的实现 | 第74-75页 |
5.3.4 密文数据解密过程的实现 | 第75页 |
5.3.5 加密核运算性能测试 | 第75-76页 |
5.4 难点突破 | 第76-79页 |
5.5 身份认证 | 第79-81页 |
5.6 加密模块的嵌入和控制时序 | 第81-86页 |
5.6.1 异步复位时序 | 第81-82页 |
5.6.2 运算时序 | 第82-83页 |
5.6.3 特殊时序 | 第83-86页 |
5.7 本章小结 | 第86-87页 |
第七章 全文总结 | 第87-89页 |
7.1 主要结论 | 第87页 |
7.2 研究展望 | 第87-89页 |
参考文献 | 第89-92页 |
致谢 | 第92-94页 |
攻读硕士学位期间已发表或录用的论文 | 第94页 |