| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 第1章 绪论 | 第9-14页 |
| 1.1 课题背景与研究意义 | 第9-10页 |
| 1.2 国内外研究现状 | 第10-12页 |
| 1.3 主要研究内容与论文结构 | 第12-14页 |
| 第2章 验证方法与验证流程 | 第14-22页 |
| 2.1 验证方法的分类 | 第14-17页 |
| 2.1.1 形式验证 | 第14-15页 |
| 2.1.2 基于软件仿真的动态验证 | 第15-16页 |
| 2.1.3 基于 FPGA 的原型验证 | 第16页 |
| 2.1.4 基于 SoC 平台的验证 | 第16-17页 |
| 2.2 基于验证策略的分类 | 第17-19页 |
| 2.2.1 黑盒验证 | 第17-18页 |
| 2.2.2 白盒验证 | 第18页 |
| 2.2.3 灰盒验证 | 第18-19页 |
| 2.3 H.264 解码器的验证流程 | 第19-21页 |
| 2.3.1 解码器的模块级验证 | 第19-20页 |
| 2.3.2 H.264 解码器的 FPGA 验证 | 第20-21页 |
| 2.4 本章小结 | 第21-22页 |
| 第3章 H.264 解码器的功能验证策略 | 第22-27页 |
| 3.1 H.264 解码器原理与模块划分 | 第22-23页 |
| 3.2 H.264 解码器各子模块的验证策略 | 第23-26页 |
| 3.2.1 验证策略的确定 | 第23-24页 |
| 3.2.2 视频序列源选定 | 第24-25页 |
| 3.2.3 验证代码的添加 | 第25-26页 |
| 3.3 本章小结 | 第26-27页 |
| 第4章 H.264 解码器各模块的功能验证 | 第27-40页 |
| 4.1 数据包解析模块的验证 | 第27-29页 |
| 4.1.1 码流结构 | 第27-28页 |
| 4.1.2 数据包解析模块的验证 | 第28-29页 |
| 4.2 熵解码模块验证 | 第29-33页 |
| 4.2.1 熵解码模块的结构 | 第30页 |
| 4.2.2 熵解码模块的验证 | 第30-33页 |
| 4.3 反量化反变换 IQIT 模块的验证 | 第33-35页 |
| 4.3.1 反量化反变换 IQIT 模块的结构 | 第33-34页 |
| 4.3.2 IQIT 模块的验证 | 第34-35页 |
| 4.4 帧内预测解码模块的验证 | 第35-38页 |
| 4.4.1 帧内预测解码模块的结构 | 第35-36页 |
| 4.4.2 帧内预测解码模块的验证 | 第36-38页 |
| 4.5 帧间预测解码模块的验证 | 第38-39页 |
| 4.5.1 帧间预测解码模块的结构 | 第38页 |
| 4.5.2 帧间预测解码模块的验证 | 第38-39页 |
| 4.6 本章小结 | 第39-40页 |
| 第5章 H.264 解码器的 SOC 实现与 FPGA 验证 | 第40-52页 |
| 5.1 系统结构设计 | 第40-41页 |
| 5.2 主要外设与解码器 IP | 第41-46页 |
| 5.2.1 Microblaze CPU | 第41-42页 |
| 5.2.2 多端口存储器控制器 MPMC | 第42-43页 |
| 5.2.3 XPS BRAM 存储器控制器 XPS BRAM_CNTLR | 第43页 |
| 5.2.4 中断控制器 INTC | 第43-44页 |
| 5.2.5 TFT 控制器 | 第44页 |
| 5.2.6 H.264 解码器 IP 的构建 | 第44-46页 |
| 5.3 SOC 的软件部分介绍 | 第46-48页 |
| 5.4 SOC 的 RTL 仿真 | 第48-49页 |
| 5.5 基于 FPGA 的原型验证 | 第49-51页 |
| 5.5.1 设计的实现约束 | 第50页 |
| 5.5.2 SoC 的 FPGA 实现 | 第50页 |
| 5.5.3 FPGA 的验证结果 | 第50-51页 |
| 5.6 本章小结 | 第51-52页 |
| 结论 | 第52-53页 |
| 参考文献 | 第53-57页 |
| 攻读硕士学位期间发表的论文及其它成果 | 第57-59页 |
| 致谢 | 第59页 |