| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 符号对照表 | 第11-12页 |
| 缩略语对照表 | 第12-16页 |
| 第一章 绪论 | 第16-22页 |
| 1.1 课题背景 | 第16-17页 |
| 1.2 研究的目的和意义 | 第17-18页 |
| 1.3 国内外的技术背景和发展趋势 | 第18-19页 |
| 1.4 本文研究的主要内容和结构 | 第19-22页 |
| 第二章 FPGA概述 | 第22-28页 |
| 2.1 FPGA的发展 | 第22页 |
| 2.2 FPGA的原理和内部结构 | 第22-24页 |
| 2.3 FPGA技术的优势 | 第24-25页 |
| 2.4 FPGA开发流程 | 第25-27页 |
| 2.4.1 FPGA的设计介绍 | 第25页 |
| 2.4.2 ISE开发流程 | 第25-27页 |
| 2.5 本章小结 | 第27-28页 |
| 第三章 FPGA代价因素 | 第28-40页 |
| 3.1 引言 | 第28-29页 |
| 3.2 面积模型 | 第29-32页 |
| 3.2.1 面积模型的建立 | 第29-30页 |
| 3.2.2 面积资源的获取 | 第30-32页 |
| 3.3 速度模型 | 第32-34页 |
| 3.3.1 时钟周期的概念 | 第32-34页 |
| 3.3.2 速度模型的建立 | 第34页 |
| 3.3.3 速度模型的获取 | 第34页 |
| 3.4 功耗模型 | 第34-36页 |
| 3.4.1 功耗的组成 | 第34-35页 |
| 3.4.2 功耗估算 | 第35-36页 |
| 3.5 降低代价三要素的方法 | 第36-38页 |
| 3.5.1 面积和速度的平衡与互换 | 第36-37页 |
| 3.5.2 降低功耗的方法 | 第37-38页 |
| 3.6 本章小结 | 第38-40页 |
| 第四章 基于BP神经网络的FPGA功耗估算 | 第40-62页 |
| 4.1 研究意义 | 第40页 |
| 4.2 神经网络概述 | 第40-46页 |
| 4.2.1 人工神经网络原理 | 第40-42页 |
| 4.2.2 BP神经网络介绍 | 第42页 |
| 4.2.3 BP神经网络术语 | 第42-43页 |
| 4.2.4 BP神经网络的学习机制 | 第43-45页 |
| 4.2.5 BP神经网络的改进算法 | 第45-46页 |
| 4.3 基于BP神经网络的FPGA功耗估算 | 第46-59页 |
| 4.3.1 XPower Estimator概述 | 第46页 |
| 4.3.2 XPE界面和使用方法 | 第46-49页 |
| 4.3.3 基于BP神经网络的FPGA功耗估算步骤 | 第49-55页 |
| 4.3.4 仿真结果 | 第55-59页 |
| 4.4 算法的优点 | 第59页 |
| 4.5 本章小结 | 第59-62页 |
| 第五章 Linux下基于C的功能模块代价获取 | 第62-70页 |
| 5.1 引言 | 第62页 |
| 5.2 ISE的批处理命令 | 第62-64页 |
| 5.2.1 ISE具体实现步骤： | 第62-63页 |
| 5.2.2 ISE相关命令 | 第63-64页 |
| 5.3 Linux平台下的代码实现 | 第64-68页 |
| 5.3.1 实现过程 | 第64-66页 |
| 5.3.2 实验结果 | 第66-68页 |
| 5.4 本章小结 | 第68-70页 |
| 第六章 总结和展望 | 第70-74页 |
| 6.1 本文总结 | 第70-71页 |
| 6.2 课题展望 | 第71-74页 |
| 参考文献 | 第74-78页 |
| 致谢 | 第78-80页 |
| 作者简介 | 第80-81页 |
| 1. 基本情况 | 第80页 |
| 2. 教育背景 | 第80页 |
| 3. 攻读硕士学位期间的研究成果 | 第80-81页 |