| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 缩略语对照表 | 第11-15页 |
| 第一章 绪论 | 第15-19页 |
| 1.1 研究背景 | 第15-16页 |
| 1.2 国内外研究现状 | 第16-17页 |
| 1.3 研究内容 | 第17-19页 |
| 第二章 FPGA基础与设计思想 | 第19-25页 |
| 2.1 FPGA基础 | 第19-21页 |
| 2.1.1 内部结构与资源 | 第19-20页 |
| 2.1.2 开发流程与工具 | 第20-21页 |
| 2.1.3 Verilog HDL简介 | 第21页 |
| 2.2 FPGA设计思想 | 第21-23页 |
| 2.2.1 乒乓操作 | 第22页 |
| 2.2.2 串并转换 | 第22页 |
| 2.2.3 流水线思想 | 第22-23页 |
| 2.3 硬件平台介绍 | 第23-24页 |
| 2.4 小结 | 第24-25页 |
| 第三章 JPEG标准与压缩原理 | 第25-31页 |
| 3.1 JPEG图像压缩标准 | 第25页 |
| 3.2 JPEG基本系统与原理 | 第25-29页 |
| 3.2.1 色彩空间转换 | 第26页 |
| 3.2.2 采样与离散余弦变换 | 第26-27页 |
| 3.2.3 量化与Zig-Zag扫描 | 第27-28页 |
| 3.2.4 熵编码 | 第28-29页 |
| 3.3 JPEG图像质量与压缩率的关系 | 第29-30页 |
| 3.4 小结 | 第30-31页 |
| 第四章 JPEG压缩算法的设计与仿真 | 第31-61页 |
| 4.1 2D-DCT模块的FPGA设计与仿真 | 第31-46页 |
| 4.1.1 1D-DCT模块的设计与仿真 | 第31-38页 |
| 4.1.2 转置缓存器的设计与仿真 | 第38-42页 |
| 4.1.3 2D-DCT模块的设计与仿真 | 第42-46页 |
| 4.2 量化与Zig-Zag扫描模块的FPGA设计与仿真 | 第46-49页 |
| 4.2.1 量化模块的设计与仿真 | 第46-47页 |
| 4.2.2 Zig-Zag扫描模块的设计与仿真 | 第47-49页 |
| 4.3 熵编码模块的FPGA设计与仿真 | 第49-59页 |
| 4.3.1 DC与AC系数分割提取模块的设计与仿真 | 第49-50页 |
| 4.3.2 DC系数编码模块的设计与仿真 | 第50-52页 |
| 4.3.3 AC系数编码模块的设计与仿真 | 第52-56页 |
| 4.3.4 整合输出Huffman码流模块的设计与仿真 | 第56-59页 |
| 4.4 小结 | 第59-61页 |
| 第五章 JPEG压缩算法的硬件测试与分析 | 第61-73页 |
| 5.1 硬件测试平台与测试方法 | 第61-64页 |
| 5.1.1 硬件测试平台与测试方法简介 | 第61-62页 |
| 5.1.2 USB2.0数据通信模块的设计与调试 | 第62-64页 |
| 5.2 JPEG压缩算法各模块的硬件测试与分析 | 第64-69页 |
| 5.2.1 1D-DCT模块的硬件测试与分析 | 第64-65页 |
| 5.2.2 2D-DCT模块的硬件测试与分析 | 第65-66页 |
| 5.2.3 量化与Zig-Zag扫描模块的硬件测试与分析 | 第66-68页 |
| 5.2.4 熵编码模块的硬件测试与分析 | 第68-69页 |
| 5.3 JPEG压缩系统硬件测试与分析 | 第69-71页 |
| 5.4 小结 | 第71-73页 |
| 第六章 总结与展望 | 第73-75页 |
| 参考文献 | 第75-77页 |
| 致谢 | 第77-79页 |
| 作者简介 | 第79页 |
