| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 符号对照表 | 第10-11页 |
| 缩略语对照表 | 第11-14页 |
| 第一章 绪论 | 第14-20页 |
| 1.1 研究背景与意义 | 第14-15页 |
| 1.2 国内外发展现状 | 第15-19页 |
| 1.3 本文所做工作及内容安排 | 第19-20页 |
| 第二章 H.264 帧内编解码系统 | 第20-34页 |
| 2.1 H.264 帧内编码系统总体介绍 | 第20-21页 |
| 2.2 H.264 帧内解码系统总体介绍 | 第21-22页 |
| 2.3 H.264 帧内编码系统模块介绍 | 第22-32页 |
| 2.3.1 帧内预测 | 第22-27页 |
| 2.3.2 DCT变换与逆变换 | 第27-29页 |
| 2.3.3 熵编码 | 第29-31页 |
| 2.3.4 码率控制 | 第31-32页 |
| 2.4 本章小结 | 第32-34页 |
| 第三章 H.264 帧内编解码系统的硬件实现 | 第34-48页 |
| 3.1 H.264 帧内编解码系统硬件实现的总体架构 | 第34-36页 |
| 3.2 码率控制模块 | 第36-38页 |
| 3.3 宏块参考信息加载与更新模块 | 第38-40页 |
| 3.3.1 宏块参考信息更新 | 第38-39页 |
| 3.3.2 宏块参考信息加载 | 第39-40页 |
| 3.4 帧内预测与重建模块 | 第40-47页 |
| 3.4.1 帧内预测与重建模块并行处理架构 | 第40-41页 |
| 3.4.2 Intra4×4 预测与重建 | 第41-46页 |
| 3.4.3 Intra16×16 与Intra8×8 预测与重建 | 第46-47页 |
| 3.5 本章小结 | 第47-48页 |
| 第四章 硬件实现结果与分析 | 第48-56页 |
| 4.1 硬件实现环境 | 第48页 |
| 4.2 HLS仿真结果与分析 | 第48-50页 |
| 4.3 硬件实现结果与分析 | 第50-54页 |
| 4.4 本章小结 | 第54-56页 |
| 第五章 总结与展望 | 第56-60页 |
| 5.1 本文工作总结 | 第56-57页 |
| 5.2 未来工作展望 | 第57-60页 |
| 参考文献 | 第60-64页 |
| 致谢 | 第64-66页 |
| 作者简介 | 第66-68页 |