| 致谢 | 第4-5页 |
| 摘要 | 第5-6页 |
| ABSTRACT | 第6页 |
| 1 绪论 | 第10-21页 |
| 1.1 课题的背景和意义 | 第10-11页 |
| 1.2 相关研究概述 | 第11-19页 |
| 1.2.1 成像声纳原理概述 | 第11-14页 |
| 1.2.2 FPGA技术概述 | 第14-17页 |
| 1.2.3 TI公司Davinci~(TM)技术概述 | 第17-19页 |
| 1.3 课题研究内容 | 第19-21页 |
| 1.3.1 论文的主要工作 | 第19-20页 |
| 1.3.2 论文的章节结构 | 第20-21页 |
| 2 系统硬件总体架构设计 | 第21-32页 |
| 2.1 系统功能需求分析 | 第21-25页 |
| 2.2 系统设计方案 | 第25-31页 |
| 2.2.1 系统主要芯片选型 | 第25-28页 |
| 2.2.2 系统硬件设计方案 | 第28-29页 |
| 2.2.3 系统FPGA设计方案 | 第29-30页 |
| 2.2.4 系统软件设计方案 | 第30-31页 |
| 2.3 本章小结 | 第31-32页 |
| 3 系统硬件详细设计 | 第32-52页 |
| 3.1 数据处理发送模块 | 第32-39页 |
| 3.1.1 DDR3 SDRAM接口 | 第32-34页 |
| 3.1.2 NAND FLASH接口 | 第34-35页 |
| 3.1.3 千兆以太网接口 | 第35-37页 |
| 3.1.4 其他扩展电路及接口 | 第37-39页 |
| 3.2 声通道数据模拟前端处理模块 | 第39-42页 |
| 3.2.1 模拟电路设计 | 第39-40页 |
| 3.2.2 A/D转换电路设计 | 第40-42页 |
| 3.3 FPGA存储接收模块 | 第42-44页 |
| 3.4 PCI-Express通讯模块 | 第44-47页 |
| 3.5 电源模块 | 第47-50页 |
| 3.6 时钟模块 | 第50-51页 |
| 3.7 本章小结 | 第51-52页 |
| 4 系统硬件电路实现 | 第52-64页 |
| 4.1 信号完整性分析 | 第52-54页 |
| 4.1.1 信号完整性分析 | 第52-53页 |
| 4.1.2 电源完整性分析 | 第53-54页 |
| 4.2 PCB布局 | 第54-56页 |
| 4.3 PCB布线 | 第56-59页 |
| 4.3.1 PCB叠层设计 | 第56-57页 |
| 4.3.2 PCB布线设计 | 第57-59页 |
| 4.4 系统PCB设计结果 | 第59-62页 |
| 4.5 系统硬件电路调试 | 第62-63页 |
| 4.6 本章小结 | 第63-64页 |
| 5 系统FPGA设计与实现 | 第64-84页 |
| 5.1 同步采样与控制模块 | 第64-66页 |
| 5.2 存储模块 | 第66-73页 |
| 5.3 时钟模块 | 第73-77页 |
| 5.4 PCI-Express传输模块 | 第77-81页 |
| 5.5 FPGA设计仿真 | 第81-83页 |
| 5.6 本章小结 | 第83-84页 |
| 6 系统测试 | 第84-92页 |
| 6.1 系统测试方案 | 第84-85页 |
| 6.2 系统功能测试 | 第85-88页 |
| 6.3 系统测试结果分析 | 第88-91页 |
| 6.4 本章小结 | 第91-92页 |
| 7 总结与展望 | 第92-94页 |
| 7.1 总结 | 第92-93页 |
| 7.2 展望 | 第93-94页 |
| 参考文献 | 第94-98页 |
| 作者简历 | 第98页 |