基于LDPC/Turbo码的双模译码器设计研究
| 致谢 | 第1-6页 |
| 摘要 | 第6-8页 |
| Abstract | 第8-14页 |
| 1 引言 | 第14-22页 |
| ·课题背景 | 第14页 |
| ·LDPC码的研究现状 | 第14-17页 |
| ·LDPC码的译码算法研究 | 第14-16页 |
| ·LDPC码的译码器的实现 | 第16-17页 |
| ·Turbo码的研究现状 | 第17-19页 |
| ·Turbo码的译码算法研究 | 第17-18页 |
| ·Turbo码的译码器设计 | 第18-19页 |
| ·LDPC/Turbo码双模译码器研究 | 第19-20页 |
| ·本课题研究内容及安排 | 第20-22页 |
| 2 LDPC码的基本原理及译码算法 | 第22-30页 |
| ·LDPC码的基本理论 | 第22-24页 |
| ·LDPC码的表示方法 | 第22-23页 |
| ·LDPC码的分类 | 第23页 |
| ·LDPC码的特点及应用 | 第23-24页 |
| ·LDPC码译码算法 | 第24-28页 |
| ·LDPC译码算法概述 | 第24页 |
| ·概率域BP算法 | 第24-26页 |
| ·LLR BP算法 | 第26-27页 |
| ·BP算法的简化算法 | 第27页 |
| ·TDMP算法 | 第27-28页 |
| ·LDPC码译码算法性能分析对比 | 第28-29页 |
| ·本章小结 | 第29-30页 |
| 3 Turbo码基本原理及编译码算法 | 第30-43页 |
| ·Turbo码基本理论 | 第30-34页 |
| ·Turbo码编码结构 | 第30页 |
| ·Turbo码的分量编码结构 | 第30-31页 |
| ·Turbo码的内置交织器 | 第31-34页 |
| ·Turbo码译码算法研究 | 第34-41页 |
| ·Turbo译码算法概述 | 第34-35页 |
| ·MAP译码算法 | 第35-36页 |
| ·Log-MAP译码算法 | 第36-37页 |
| ·Log-MAP算法的简化 | 第37-38页 |
| ·滑窗Log-MAP译码算法 | 第38-41页 |
| ·Turbo码译码算法性能研究 | 第41-42页 |
| ·本章小结 | 第42-43页 |
| 4 LDPC/Turbo双模译码器设计方案研究 | 第43-51页 |
| ·双模译码算法研究 | 第43-45页 |
| ·LDPC与Turbo码的核心计算函数的简化 | 第43-44页 |
| ·LDPC码TDMP简化算法仿真 | 第44-45页 |
| ·量化位宽的选择 | 第45-47页 |
| ·Turbo码量化位宽选择 | 第45-46页 |
| ·LDPC码量化位宽选择 | 第46-47页 |
| ·Turbo译码参数选择 | 第47-48页 |
| ·双模译码器硬件实现性能 | 第48-50页 |
| ·LDPC码译码器性能 | 第48-49页 |
| ·Turbo码译码器性能 | 第49-50页 |
| ·本章小结 | 第50-51页 |
| 5 LDPC/Turbo双模译码器设计 | 第51-76页 |
| ·LDPC/Turbo双模总体结构设计 | 第51-54页 |
| ·LDPC/Turbo双模译码器结构 | 第51-52页 |
| ·LDPC/Turbo双模译码器各模块结构及功能 | 第52-53页 |
| ·双模译码器译码模式 | 第53-54页 |
| ·双模译码器计算单元共享设计 | 第54-59页 |
| ·可配置双模计算单元设计 | 第54-55页 |
| ·基于CFU的双模SISO单元设计 | 第55-56页 |
| ·双模SISO单元各模块设计及功能 | 第56-59页 |
| ·双模译码器存储单元共享设计 | 第59-60页 |
| ·后验信息存储单元共享设计 | 第59-60页 |
| ·外信息存储单元共享设计 | 第60页 |
| ·QPP交织器与数据重组网络设计 | 第60-65页 |
| ·LDPC码的数据重组网络 | 第60-62页 |
| ·Turbo码的QPP交织器设计 | 第62页 |
| ·交织控制器设计 | 第62-64页 |
| ·并行交织网络设计 | 第64-65页 |
| ·双模译码器控制单元设计 | 第65-68页 |
| ·双模译码器仿真及测试 | 第68-73页 |
| ·双模译码器综合结果 | 第73-75页 |
| ·本章小结 | 第75-76页 |
| 6 总结与展望 | 第76-77页 |
| 参考文献 | 第77-81页 |
| 作者简历 | 第81页 |
