基于硬件加速器的DMC控制器实现研究
| 前言 | 第1-5页 |
| 摘要 | 第5-7页 |
| Abstract | 第7-15页 |
| 第1章 绪论 | 第15-20页 |
| ·课题背景 | 第15-16页 |
| ·预测控制研究现状 | 第16-18页 |
| ·FPGA实现预测控制器的优势 | 第18页 |
| ·FPGA实现预测控制器的常用方案 | 第18-19页 |
| ·本文的研究内容 | 第19-20页 |
| 第2章 DMC控制器设计原理及实现方案 | 第20-34页 |
| ·模型预测控制原理 | 第20页 |
| ·约束动态矩阵控制DMC | 第20-27页 |
| ·阶跃响应模型 | 第20-23页 |
| ·预测方程 | 第23-24页 |
| ·约束优化问题的求解 | 第24-27页 |
| ·DMC控制器实现方案 | 第27-32页 |
| ·SoPC技术 | 第28-29页 |
| ·Nios Ⅱ嵌入式软核处理器 | 第29页 |
| ·硬件加速 | 第29-30页 |
| ·开发流程 | 第30-32页 |
| ·本章小结 | 第32-34页 |
| 第3章 QP算法选择及计算分析 | 第34-42页 |
| ·QP算法选择 | 第34-37页 |
| ·原始对偶算法 | 第34-35页 |
| ·内点法 | 第35-37页 |
| ·算法优化 | 第37-38页 |
| ·算法中计算类型归纳 | 第38-41页 |
| ·本章小结 | 第41-42页 |
| 第4章 基于Avalon总线的硬件加速器设计 | 第42-62页 |
| ·Avalon总线接口模块设计 | 第42-49页 |
| ·方案一:Slave接口 | 第44-46页 |
| ·方案二:Slave接口+Master接口 | 第46-47页 |
| ·状态机设计 | 第47-49页 |
| ·浮点型数据表示形式 | 第49-50页 |
| ·数字逻辑功能模块设计 | 第50-60页 |
| ·向量加/减及元素累加和运算 | 第51-54页 |
| ·向量分元素积以及向量内积 | 第54-57页 |
| ·矩阵求逆 | 第57-60页 |
| ·硬件加速器Modelsim仿真 | 第60-61页 |
| ·API函数设计 | 第61页 |
| ·本章小结 | 第61-62页 |
| 第5章 控制器原型实现及实时仿真 | 第62-75页 |
| ·控制器原型实现 | 第62-68页 |
| ·控制器硬件设计 | 第62-65页 |
| ·硬件加速器性能分析 | 第65-67页 |
| ·控制器软件设计 | 第67-68页 |
| ·被控对象建模及控制器推导 | 第68-70页 |
| ·xPC-target实时仿真 | 第70-74页 |
| ·本章小结 | 第74-75页 |
| 第6章 全文总结 | 第75-76页 |
| 附录A QP算法流程图 | 第76-78页 |
| 附录B 硬件加速器设计Modelsim仿真图 | 第78-80页 |
| 附录C 向量乘法硬件加速器HAL | 第80-81页 |
| 参考文献 | 第81-86页 |
| 致谢 | 第86页 |
