| 摘要 | 第1-5页 |
| ABSTRACT | 第5-8页 |
| 第一章 绪论 | 第8-11页 |
| §1-1 非均匀采样的研究背景与意义 | 第8-9页 |
| §1-2 非均匀采样与 IP 核的发展以及国内外研究现状 | 第9-10页 |
| §1-3 本论文的主要内容和工作 | 第10-11页 |
| 第二章 非均匀采样信号的频谱分析 | 第11-25页 |
| §2-1 非均匀采样信号的频谱分析方法 | 第11-12页 |
| §2-2 非均匀离散傅里叶变换公式的精度分析 | 第12-14页 |
| §2-3 采样定理及采样频谱 | 第14-25页 |
| 2-3-1 均匀采样定理 | 第14-16页 |
| 2-3-2 均匀采样信号及频谱分析 | 第16-17页 |
| 2-3-3 非均匀采样信号及频谱分析 | 第17-25页 |
| 第三章 小信号的采样分析 | 第25-30页 |
| §3-1 随机采样与均匀采样对小信号的采样分析 | 第25-27页 |
| §3-2 伪随机的采样方法 | 第27-30页 |
| 第四章 非均匀采样模块的实现 | 第30-40页 |
| §4-1 Cyclone II 系列 FPGA 的结构与特点 | 第30-31页 |
| §4-2 采用硬件描述语言（HDL）的 FPGA 设计流程简介 | 第31-33页 |
| 4-2-1 VerilogHDL 设计语言的主要特点 | 第31页 |
| 4-2-2 自顶向下的设计方法 | 第31-32页 |
| 4-2-3 具体模块的设计编译和仿真的过程 | 第32-33页 |
| §4-3 采样模块的设计与仿真 | 第33-40页 |
| 4-3-1 非均匀采样的 ADC 控制设计 | 第34-35页 |
| 4-3-2 ADC 数据采集模块 | 第35-36页 |
| 4-3-3 时钟的实现电路 | 第36页 |
| 4-3-4 时钟的实现电路 | 第36-37页 |
| 4-3-5 地址发生器的设计 | 第37-38页 |
| 4-3-6 控制字读取单元 | 第38-39页 |
| 4-3-7 系统的整体仿真 | 第39-40页 |
| 第五章 FFT 模块的硬件实现 | 第40-51页 |
| §5-1 FFT 的硬件实现结构 | 第40-47页 |
| 5-1-1 基-2 FFT 算法 | 第40-43页 |
| 5-1-2 DIT-FFT的一些运算规律 | 第43-44页 |
| 5-1-3 FFT 设计模块简介 | 第44-45页 |
| 5-1-4 FFT 存储单元 | 第45页 |
| 5-1-5 旋转因子单元 | 第45-46页 |
| 5-1-6 FFT 所需的计算单元 | 第46-47页 |
| 5-1-7 控制单元 | 第47页 |
| §5-2 FFT 模块仿真测试 | 第47-51页 |
| 第六章 结论 | 第51-52页 |
| 参考文献 | 第52-54页 |
| 致谢 | 第54-55页 |
| 攻读学位期间所取得的相关科研成果 | 第55页 |
