| 摘要 | 第1-5页 |
| ABSTRACT | 第5-8页 |
| 第一章 绪论 | 第8-13页 |
| §1-1 研究的目的与意义 | 第8页 |
| §1-2 FPGA 简介 | 第8-9页 |
| §1-3 可编程器件的发展状况 | 第9-11页 |
| §1-4 均衡技术的发展状况 | 第11页 |
| §1-5 本课题主要工作和内容安排 | 第11-13页 |
| 第二章 码间串扰与均衡原理 | 第13-19页 |
| §2-1 数字基带传输系统特性及码间串扰 | 第13-14页 |
| 2-1-1 数字基带传输系统的数学分析 | 第13-14页 |
| 2-1-2 码间串扰产生的原理 | 第14页 |
| §2-2 码间串扰的消除 | 第14-16页 |
| 2-2-1 消除码间串扰的基本原理 | 第14页 |
| 2-2-2 理想无码间串扰的条件：奈奎斯特第一准则 | 第14-16页 |
| §2-3 均衡器原理 | 第16-19页 |
| 2-3-1 时域均衡原理 | 第16-18页 |
| 2-3-2 均衡效果衡量 | 第18-19页 |
| 第三章 自适应均衡算法 | 第19-31页 |
| §3-1 迫零算法 | 第19-22页 |
| 3-1-1 算法介绍 | 第19页 |
| 3-1-2 算法仿真 | 第19-22页 |
| §3-2 最小均方（LMS）算法 | 第22-28页 |
| 3-2-1 算法介绍 | 第22-23页 |
| 3-2-2 算法仿真 | 第23-26页 |
| 3-2-3 变步长 LMS 算法 | 第26-28页 |
| §3-3 递归最小二乘（RLS）算法 | 第28-31页 |
| 3-3-1 算法介绍 | 第28-29页 |
| 3-3-2 RLS 算法与 LMS 算法的比较 | 第29-31页 |
| 第四章 LMS 自适应均衡器的 Verilog 设计 | 第31-40页 |
| §4-1 设计方法与流程 | 第31-33页 |
| 4-1-1 FPGA 设计方法 | 第31页 |
| 4-1-2 典型的 FPGA 设计流程 | 第31-32页 |
| 4-1-3 IP 核简介与使用 | 第32-33页 |
| 4-1-4 Verilog HDL 语言简介 | 第33页 |
| §4-2 LMS 均衡器的总体设计分析 | 第33-36页 |
| 4-2-1 均衡器总体设计 | 第33-35页 |
| 4-2-2 定点数制运算与误差 | 第35-36页 |
| §4-3 各功能模块的设计 | 第36-39页 |
| 4-3-1 滤波器模块 | 第36-37页 |
| 4-3-2 系数训练更新模块 | 第37-38页 |
| 4-3-3 延时与误差计算模块的设计 | 第38-39页 |
| §4-4 并行结构和流水线技术 | 第39-40页 |
| 第五章 LMS 均衡器的实现 | 第40-45页 |
| §5-1 开发工具与器件选择 | 第40-42页 |
| 5-1-1 仿真工具 Modlesim | 第40页 |
| 5-1-2 集成开发环境 Altera Quartus II | 第40-41页 |
| 5-1-3 FPGA 器件的选择 | 第41-42页 |
| §5-2 总体仿真分析 | 第42-43页 |
| 5-2-1 测试方法 | 第42页 |
| 5-2-2 仿真结果 | 第42-43页 |
| §5-3 设计的综合与实现 | 第43-45页 |
| 5-3-1 设计的顶层视图 | 第43页 |
| 5-3-2 设计的综合与实现 | 第43-45页 |
| 第六章 结论 | 第45-46页 |
| 参考文献 | 第46-49页 |
| 致谢 | 第49-50页 |
| 攻读学位期间所取得的相关科研成果 | 第50页 |
