| 摘要 | 第1-4页 |
| Abstract | 第4-6页 |
| 目录 | 第6-8页 |
| 图片目录 | 第8-11页 |
| 表格目录 | 第11-12页 |
| 主要英文缩略词 | 第12-14页 |
| 第1章 引言 | 第14-21页 |
| ·FPGA发展及概述 | 第14-17页 |
| ·研究意义 | 第17-18页 |
| ·工作重点 | 第18-19页 |
| ·主要创新点 | 第19-20页 |
| ·论文组织 | 第20-21页 |
| 第2章 技术背景 | 第21-40页 |
| ·FPGA的硬件体系结构 | 第21-27页 |
| ·FPGA的可编程技术 | 第22页 |
| ·基于LUT的可编程逻辑资源 | 第22-24页 |
| ·层次式的可编程互连资源 | 第24-27页 |
| ·FPGA的软件设计流程 | 第27-29页 |
| ·FPGA互连资源的国内外研究现状 | 第29-39页 |
| ·FPGA互连资源的国外研究现状 | 第29-36页 |
| ·FPGA全局互连结构的研究 | 第29-31页 |
| ·FPGA详细互连结构的研究 | 第31-34页 |
| ·FPGA互连结构降低功耗的研究 | 第34-35页 |
| ·一些新型互连结构的研究 | 第35-36页 |
| ·FPGA互连资源的国内研究现状 | 第36-39页 |
| ·FDP-Ⅰ的互连资源架构 | 第37-38页 |
| ·FDP-Ⅱ的互连资源架构 | 第38-39页 |
| ·小结 | 第39-40页 |
| 第3章 时分交换互连结构的研究 | 第40-49页 |
| ·时分复用互连电路的基本思想 | 第40-43页 |
| ·源同步数据传输 | 第43-44页 |
| ·串行流水线互连结构 | 第44-45页 |
| ·T型接线器 | 第45-48页 |
| ·小结 | 第48-49页 |
| 第4章 TDE-FPGA的硬件架构设计及仿真 | 第49-66页 |
| ·TDE-FPGA工作原理 | 第49-51页 |
| ·TDE-FPGA的硬件架构 | 第51-53页 |
| ·SER的设计及仿真 | 第53-55页 |
| ·SER的原理及电路设计 | 第53-55页 |
| ·SER的仿真及结果 | 第55页 |
| ·DES的设计及仿真 | 第55-57页 |
| ·DES的原理及电路设计 | 第55-56页 |
| ·DES的仿真及结果 | 第56-57页 |
| ·TDM的设计及仿真 | 第57-61页 |
| ·TDM的原理及电路设计 | 第57-60页 |
| ·TDM的仿真及结果 | 第60-61页 |
| ·TSE的设计及仿真 | 第61-65页 |
| ·TSE的原理及电路设计 | 第61-64页 |
| ·TSE的仿真及结果 | 第64-65页 |
| ·小结 | 第65-66页 |
| 第5章 TDE-FPGA的软件建模及评估 | 第66-87页 |
| ·VPR布局布线软件 | 第66-72页 |
| ·FPGA的结构参数化 | 第67-68页 |
| ·布线资源图及其表示方法 | 第68-70页 |
| ·VPR的面积模型 | 第70-72页 |
| ·TDE-FPGA的软件模型 | 第72-81页 |
| ·建立TDE-FPGA的等价模型TDE-VPR | 第72-73页 |
| ·TDE-FPGA的评估流程 | 第73-81页 |
| ·TDE-VPR评估中的T-VPack | 第75-77页 |
| ·TDE-VPR的输入结构文件 | 第77-80页 |
| ·批处理TDE-VPR的运行结果 | 第80-81页 |
| ·TDE-VPR的图形界面 | 第81-86页 |
| ·小结 | 第86-87页 |
| 第6章 评估结果及结论 | 第87-102页 |
| ·最小通道宽度评估 | 第87-91页 |
| ·互连面积评估 | 第91-101页 |
| ·传统FPGA结构的新型面积建模 | 第92-93页 |
| ·TDE-FPGA结构的新型面积建模 | 第93-96页 |
| ·面积评估结论 | 第96-101页 |
| ·小结 | 第101-102页 |
| 第7章 总结与展望 | 第102-105页 |
| ·工作总结 | 第102-104页 |
| ·工作展望 | 第104-105页 |
| 参考文献 | 第105-114页 |
| 附录 | 第114-127页 |
| 附录1 不同网表的最小通道宽度数 | 第114-119页 |
| 附录2 不同复用度的面积评估结果 | 第119-124页 |
| 附录3 不同复用比例、F_(cin)、F_(cout)的面积评估结果 | 第124-127页 |
| 致谢 | 第127-128页 |