首页--工业技术论文--无线电电子学、电信技术论文--微电子学、集成电路(IC)论文--一般性问题论文--设计论文

大规模集成电路自动布局布线设计方法的研究

中文摘要第1-6页
英文摘要第6-10页
第一章 概论第10-13页
 1.1 大规模集成电路的设计流程第10页
 1.2 后端设计流程第10页
 1.3 SOC和IP复用第10-13页
第二章 标准单元法VLSI设计第13-67页
 2.1 标准单元设计方法概述第13页
 2.2 自动抽象版图生成第13-14页
 2.3 逻辑综合第14-27页
  2.3.1 逻辑综合工具介绍第14-15页
  2.3.2 Build Gates功能第15-27页
 2.4 深亚微米自动布局布线第27-52页
  2.4.1 深亚微米自动布局布线介绍第27-28页
  2.4.2 SE_DSM设计流程第28-29页
  2.4.3 SE_DSM具体步骤第29-52页
 2.5 静态时序分析第52-64页
  2.5.1 静态时序分析器的介绍第52页
  2.5.2 Pearl的功能第52-64页
 2.6 数字功放的投片验证第64-67页
  2.6.1 数字功放研究的现状和意义第64页
  2.6.2 数字功放的研究内容第64-66页
  2.6.3 数字功放的后端设计第66-67页
第三章 硬IP核复用的研究第67-111页
 3.1 硬IP核复用的方法第67-70页
  3.1.1 硬核IP复用及自动布局布线的传统流程第67-68页
  3.1.2 硬核IP复用及自动布局布线的新流程第68-69页
  3.1.3 层次式的硬核IP复用方法第69-70页
 3.2 ICC和DFII简介第70-85页
  3.2.1 ICC的设计流程第70-71页
  3.2.2 ICC和DFII的使用方法第71-72页
  3.2.3 数据的准备第72-74页
  3.2.4 数据的类型及表达定义第74-85页
 3.3 建立自主单元库第85-91页
  3.3.1 建库流程第85-88页
  3.3.2 C9794sch电路第88-89页
  3.3.3 自主建立单元库第89-90页
  3.3.4 模块的调用第90-91页
 3.4 自动布局布线第91-105页
  3.4.1 布局第91-95页
  3.4.2 规则文件的定义第95-98页
  3.4.3 ICC布线第98-105页
 3.5 DRC第105-108页
  3.5.1 DRC的简介第105-108页
  3.5.2 DRC时出现的问题及解决方法第108页
 3.6 设计实例与实验结果第108-111页
  3.6.1 层次式划分结构重组第109-110页
  3.6.2 顶层互连线的生成第110页
  3.6.3 试验总结第110-111页
第四章 80C51IP核的设计第111-131页
 4.1 80C51的FPGA的设计第111-127页
  4.1.1 80C51的概述第111-112页
  4.1.2 存储区结构第112-114页
  4.1.3 位操作和布尔逻辑第114-115页
  4.1.4 寻址方式第115-116页
  4.1.5 处理器状态第116-117页
  4.1.6 电源控制第117页
  4.1.7 中断系统第117-120页
  4.1.8 内置定时/计数器第120-123页
  4.1.9 内置UART第123-125页
  4.1.10 其他功能第125-126页
  4.1.11 设计第126-127页
  4.1.12 实现第127页
 4.2 80C51的FPGA的验证第127-130页
  4.2.1 80C51的总体的框图第127-128页
  4.2.2 设计的限制第128页
  4.2.3 FPGA的实现第128页
  4.2.4 综合统计表第128-129页
  4.2.5 测试文件第129-130页
 4.3 80C51的物理设计第130-131页
第五章 总结第131-133页
附录1第133-134页
附录2第134-135页
附录3第135-136页
附录4第136-137页
参考文献第137页
致谢第137页

论文共137页,点击 下载论文
上一篇:证券犯罪立法研究
下一篇:灵芝-松茸混菌共酵多糖积累与多糖生物活性的研究