大规模集成电路自动布局布线设计方法的研究
中文摘要 | 第1-6页 |
英文摘要 | 第6-10页 |
第一章 概论 | 第10-13页 |
1.1 大规模集成电路的设计流程 | 第10页 |
1.2 后端设计流程 | 第10页 |
1.3 SOC和IP复用 | 第10-13页 |
第二章 标准单元法VLSI设计 | 第13-67页 |
2.1 标准单元设计方法概述 | 第13页 |
2.2 自动抽象版图生成 | 第13-14页 |
2.3 逻辑综合 | 第14-27页 |
2.3.1 逻辑综合工具介绍 | 第14-15页 |
2.3.2 Build Gates功能 | 第15-27页 |
2.4 深亚微米自动布局布线 | 第27-52页 |
2.4.1 深亚微米自动布局布线介绍 | 第27-28页 |
2.4.2 SE_DSM设计流程 | 第28-29页 |
2.4.3 SE_DSM具体步骤 | 第29-52页 |
2.5 静态时序分析 | 第52-64页 |
2.5.1 静态时序分析器的介绍 | 第52页 |
2.5.2 Pearl的功能 | 第52-64页 |
2.6 数字功放的投片验证 | 第64-67页 |
2.6.1 数字功放研究的现状和意义 | 第64页 |
2.6.2 数字功放的研究内容 | 第64-66页 |
2.6.3 数字功放的后端设计 | 第66-67页 |
第三章 硬IP核复用的研究 | 第67-111页 |
3.1 硬IP核复用的方法 | 第67-70页 |
3.1.1 硬核IP复用及自动布局布线的传统流程 | 第67-68页 |
3.1.2 硬核IP复用及自动布局布线的新流程 | 第68-69页 |
3.1.3 层次式的硬核IP复用方法 | 第69-70页 |
3.2 ICC和DFII简介 | 第70-85页 |
3.2.1 ICC的设计流程 | 第70-71页 |
3.2.2 ICC和DFII的使用方法 | 第71-72页 |
3.2.3 数据的准备 | 第72-74页 |
3.2.4 数据的类型及表达定义 | 第74-85页 |
3.3 建立自主单元库 | 第85-91页 |
3.3.1 建库流程 | 第85-88页 |
3.3.2 C9794sch电路 | 第88-89页 |
3.3.3 自主建立单元库 | 第89-90页 |
3.3.4 模块的调用 | 第90-91页 |
3.4 自动布局布线 | 第91-105页 |
3.4.1 布局 | 第91-95页 |
3.4.2 规则文件的定义 | 第95-98页 |
3.4.3 ICC布线 | 第98-105页 |
3.5 DRC | 第105-108页 |
3.5.1 DRC的简介 | 第105-108页 |
3.5.2 DRC时出现的问题及解决方法 | 第108页 |
3.6 设计实例与实验结果 | 第108-111页 |
3.6.1 层次式划分结构重组 | 第109-110页 |
3.6.2 顶层互连线的生成 | 第110页 |
3.6.3 试验总结 | 第110-111页 |
第四章 80C51IP核的设计 | 第111-131页 |
4.1 80C51的FPGA的设计 | 第111-127页 |
4.1.1 80C51的概述 | 第111-112页 |
4.1.2 存储区结构 | 第112-114页 |
4.1.3 位操作和布尔逻辑 | 第114-115页 |
4.1.4 寻址方式 | 第115-116页 |
4.1.5 处理器状态 | 第116-117页 |
4.1.6 电源控制 | 第117页 |
4.1.7 中断系统 | 第117-120页 |
4.1.8 内置定时/计数器 | 第120-123页 |
4.1.9 内置UART | 第123-125页 |
4.1.10 其他功能 | 第125-126页 |
4.1.11 设计 | 第126-127页 |
4.1.12 实现 | 第127页 |
4.2 80C51的FPGA的验证 | 第127-130页 |
4.2.1 80C51的总体的框图 | 第127-128页 |
4.2.2 设计的限制 | 第128页 |
4.2.3 FPGA的实现 | 第128页 |
4.2.4 综合统计表 | 第128-129页 |
4.2.5 测试文件 | 第129-130页 |
4.3 80C51的物理设计 | 第130-131页 |
第五章 总结 | 第131-133页 |
附录1 | 第133-134页 |
附录2 | 第134-135页 |
附录3 | 第135-136页 |
附录4 | 第136-137页 |
参考文献 | 第137页 |
致谢 | 第137页 |