| 摘要 | 第1-6页 |
| Abstract | 第6-12页 |
| 第1章 绪论 | 第12-18页 |
| ·课题研究背景 | 第12-14页 |
| ·集成电路的发展趋势 | 第12-13页 |
| ·加密算法的发展趋势 | 第13-14页 |
| ·国内外研究现状 | 第14-15页 |
| ·论文的选题意义 | 第15-16页 |
| ·本文主要工作及章节安排 | 第16-18页 |
| 第2章 RIJNDAEL 加密算法分析 | 第18-35页 |
| ·有限域数学基础知识 | 第18-21页 |
| ·RIJNDAEL 简介 | 第21-25页 |
| ·RIJNDAEL 加密模型分析 | 第25-31页 |
| ·RIJNDAEL 解密模型分析 | 第31-34页 |
| ·小结 | 第34-35页 |
| 第3章 RIJNDAEL 加密ASIC 的设计与实现 | 第35-56页 |
| ·ASIC 的系统架构设计 | 第35-39页 |
| ·高速系统架构设计 | 第35-36页 |
| ·低功耗系统架构设计 | 第36-37页 |
| ·65nm 工艺下的ASIC 全新架构设计 | 第37-39页 |
| ·ASIC 加密单元（EL）的设计与实现 | 第39-48页 |
| ·Sys_scheduler 逻辑设计 | 第39-41页 |
| ·Data_processor 逻辑设计 | 第41-46页 |
| ·Key_expanding 逻辑设计 | 第46-48页 |
| ·ASIC 解密单元（DL）的设计与实现 | 第48-53页 |
| ·Inv_Sys_scheduler 逻辑设计 | 第48-49页 |
| ·Inv_Data_processor 逻辑设计 | 第49-53页 |
| ·Inv_Key_expanding 逻辑设计 | 第53页 |
| ·ASIC 时钟管理单元（CL）的设计与实现 | 第53-54页 |
| ·小结 | 第54-56页 |
| 第4章 RIJNDAEL 加密ASIC 优化措施 | 第56-67页 |
| ·动态可配密钥管理机制 | 第56-59页 |
| ·低功耗时钟管理机制 | 第59-60页 |
| ·基于REGISTER ARRAY 的逻辑实现机制 | 第60-66页 |
| ·小结 | 第66-67页 |
| 第5章 ASIC 仿真及综合 | 第67-74页 |
| ·ASIC 验证平台的搭建 | 第67-71页 |
| ·ASIC 65NM 工艺库综合 | 第71-73页 |
| ·小结 | 第73-74页 |
| 结论 | 第74-78页 |
| 全文总结 | 第74-75页 |
| 本文主要工作及创新点 | 第75-77页 |
| 后续工作建议 | 第77-78页 |
| 参考文献 | 第78-81页 |
| 致谢 | 第81-82页 |
| 附录A（攻读学位期间所发表的学术论文目录） | 第82页 |